LEF sukupolven virheitä - VDD, GND, O / P pin nimet

B

Brittoo

Guest
Hei Olen tällä hetkellä yrittävät luoda LEF tiedosto yläreunassa chip.I on muutama kysyttävää sama:>> In abstrakti generaattori aikana pin virta, minun täytyy kirjoittaa kaikki VDD, GND, o / P pin nimiä manuaalisesti? >> Olen tullut vain VDD ja GND nastat. Ajaa täydentää monia varoituksia (Esim.; kaavamaisen ja abstract.pin näkemykset terminaali XYZ on erilaisia). Voivatko nämä varoitukset jätetään huomiotta? Vastatkaa ASAP. Terveisin Brittoo
 

Welcome to EDABoard.com

Sponsor

Back
Top