Logical Pyyntiponnistuksen

  • Thread starter master_picengineer
  • Start date
M

master_picengineer

Guest
Hi all,
Oletetaan, sinulla on synkroninen järjestelmä koostuu dffs ja combinatory logiikkaa kuten näkyy kuva alapuolella;
Oletetaan, että haluamme ajaa näitä dff klo fallig reuna kelloa niin olemme käyttää inverter on inverttisokeri tulosignaalin kussakin DFF.
Tämä ongelma on kapasiteettia tämän inverter tukemaan al nämä dffs.Itse asiassa Kapasitanssi panos, dffs on suuri vaikutus nopeuden tämän signal.fig 2.
Yksi ratkaisu on käyttää tietyn määrän inverter.Anna Oletan, että jokainen inverter drives 4 dff.
1 - Ensimmäinen kysymykseni on, miten voidaan selvittää, kuinka monta dffs kunkin transistori?
2 - Coud voimme käyttää inverter kunkin dff?
3 - Jos kysymykseen 1 ja 2 ovat OK se tarkoittaa, että n inverter voidaan käyttää.Kolmas kysymykseni on, että yhteinen panos kaikkien näiden inverter on sama ongelma, koska inverttereiksi themseves on panos kapasitanssi, jotka voivat vaikuttaa signaalin eheys.Tätä ei voida hyväksyä, mikäli tämä signaali on kello signaali.

Kiitos etukäteen vastauksista.
Anteeksi, mutta sinun on kirjautumistunnuksen nähdäksesi tämän liitäntävaatimuksia

 

Welcome to EDABoard.com

Sponsor

Back
Top