@ ltera kokoonpano-ongelman?

[Bajaj]

Hei

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Hymyillä" border="0" />Olen kartonkia @ ltera stratix FPGA.Koska aluksella suunnittelu virhe, MSEL [2:0] ovat aina logiikan 1.En voi leikata tai muuttaa, koska tarce eivät näy (burried).

Voinko käyttää tätä aluksella?jos kyllä, mitä configurtaion i pitäisi käyttää.Voinko käyttää JTAG kokoonpano?

Kiitos

 

[davorin]

Miksi ihmiset aina laiska käsittelyssä lomakkeissa ??????

Page 1832 on Stratix käsikirja sanoo selkeästi:

Code:

JTAG-pohjainen kokoonpano ohittaa muiden kokoonpanotietojen järjestelmiin, mikä tarkoittaa sitä, että MSEL nastoja ei huomioida.