Lukon perustuva suunnittelu

[abhikohli]

Onko mahdollista tehdä täydellinen salpa perustuu Digital Design for ASIC?

 

[aniketd]

ya on mahdollista suunnitella salvan perustuu digitaalipiirin
mutta täytäntöönpanon kannalta FPGA-tai ASIC
ajoitus analyysi voi olla kriittinen

 

[abhikohli]

Thanx for the info, Onko yritys tällä hetkellä salpa perustuu digitaaliseen suunnitteluun?

 

[aniketd]

jotkut yritykset toimivat tällä alalla
mutta se on olemassa proprietry design
joten se ei ole mahdollista mainita, koska en tiedä siitä

 

[abhikohli]

Jos salvan perustuva suunnittelu on vaikea analysoida ajoittamalla analyysityökalut ovat olemassa työkaluja erityisesti ajoituksen analyysi salpa perustuvat mallit?

 

[aniketd]

Yritykset proprietry työkalut ovat käytettävissä ajoitus analyysi
mutta ne ovat proprietry ne eivät availabel kaikille ja en usko, että jokin on, että tietoa, että välineet
mutta se on ratkaisevan tärkeää analysoida asynchrnous piiri

 

[chandhramohan]

Hei,

Salvan perustuvat mallit antavat paremman ajoitusta ja suorituskykyä, koska se kellotus luonteeltaan, mutta alueen yläpuolella on enemmän.

Salvan perustuu LSSD rakenne on propreitry IBM ja niillä oli omat välineet käsitellä it.Recently harvat sen välineet haltuunsa Cadence. Tuntemani on kohtaavat testi arkkitehti.

Terveisin
Chandhramohan

 

[stormwolf]

Koska tiedän, että LSSD on testi kohtaaminen on salpa DFT.Ja ei ole mitään tietoa salpa suunnittelusta ja salpaa ajoitus analysoida.

 

[chandhramohan]

Hei,
Kun DFT käyttöön on salvan perustuu, jolla tarkoitan kaikkia Scan elementit ovat Latch'es, niin muotoilu on myös Lukon perustuu suunnitteluun. Täytäntöönpanoa varten DFT logiikka kohtaavat testiä arkkitehti käytetään.

En ole varma, mikä työkalu käytetään Ajoitus analyysi Lukon perustuvan mallin.

Terveisin
Chandhramohan

 

[aniketd]

voi jokin tietää LSSD eli tason Sensitive Scan Design ??????

 

[sysco_stevens]

täydellinen salvan perustuva malli on mahdollista,

mutta se edellyttää monivaiheinen kellon.

ystävällisin terveisin
abhikohli kirjoitti:

Onko mahdollista tehdä täydellinen salpa perustuu Digital Design for ASIC?

 

[laglead]

On aikaa ja työvoimaa vievää tehdä salvan perustuvat ASIC.
On prosessorit muotoilu salvat.Mutta se on täynnä customed.

 

[xuanzhu]

Jos suunnittelu kuuluu asynkronisen logiikan, ehdotan, että käytät lukko tehdä jotain logiikkaa noin liitäntä, mutta en voi uskoa koko lukitusta siru, joka ei käytä DFF laukaisee

 

[Salma ali Bakr]

aniketd kirjoitti:

ya on mahdollista suunnitella salvan perustuu digitaalipiirin

mutta täytäntöönpanon kannalta FPGA-tai ASIC

ajoitus analyysi voi olla kriittinen

 

[wkong_zhu]

Älä käytä lukot niin paljon kuin mahdollista.

 

[beta0]

Salvan perustuva suunnittelu on yleensä käytetään toteuttamista erittäin suorituskykyinen piirin kuten DataPath erittäin suorituskykyinen prosessori.

 

[chandhramohan]

Hei,
Salvan perustuvat mallit eivät ole tarkoitettu tietyntyyppisen logiikan tai suunnittelua, sitä voidaan käyttää missä tahansa sovelluksessa. Kellotus Järjestelmä on melko monimutkainen, koska monivaihekutomakoneita kellon panos salvat.

Tämä lukko on kaksi salvat sisällä, yksi toimii päällikön ja toinen kuin orja. Tämä lukko ohjataan vähintään 3 kellot (A, B, C). Tämä on yksi monista tyyppi latches.There joitain lukot, joka toimii kuten D-FF.

Yksinkertaista ymmärtää näet asiak ohessa liitteenä.

Terveisin
Chandhramohan
Anteeksi, mutta sinun täytyy kirjautua nähdäksesi tämän liitteen

 

[edacw1]

Se on possbile.Mutta ajoitus on erittäin tärkeä problom käsitellä.

 

[r63511]

ARM Oy on ostanut IP-yhtiö niin oma IP, joka on täynnä salpaa perustuu suunnitteluun.

 

[modelsim62c]

CPU-suunnittelijat (Intel, AMD, TI, jne.) ovat käyttäneet Asynchronous suunnittelun strategioista saavuttaa hyvin konkreettisia performnace tavoitteita, mutta se on alueella PhD ja muiden kehittyneiden insinöörien ... ei "keskimäärin" henkilöt

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Hymyillä" border="0" />Esimerkiksi Intel Pentium / 4 sisälsi suuren osan "itse nollaus domino" gate-kaavassa nopeus-kriittisiä ALU / DataPath.Intel oli myös armeijan insinöörien suorittamaan suunnittelu / taitto / todentaminen lohkon logiikkaa, ja se ei ole helppo tehtävä.

Älä google.com haku "Pentium itse nollaus domino" - on olemassa muutamia katsauksia Webissä.Jotta saat lisää papereita, sinun IEEE tai ISSCC tilaus.