MCU suunnittelua XC2S50?

[fireball003]

Hei,
Olen uusi Verilog ja FPGA suunnittelua.

Olen kiinnostunut suunnittelemalla yksinkertainen mikro kuin minun tietenkin hanketta.että FPGA aluksella meillä on yliopisto on digilent Pegasus XC2S50.Että aluksella ei ole ulkoista muistia tai Flash.Joten, olen hämmentynyt projektin valinta.Onko se viisasta suunnitella microcontorller käyttämällä aluksella?Vai pitäisikö minun valita muita hankkeita?

Nyt miten minä suunnittelu RAM-muistia FPGA?Miten voin aloittaa?

Ole hyvä ja ilmoita minulle.
Kiitos paljon

 

[KiB]

Entä picoblaze alkaen Xilinx.se on ilmainen ydin.
Tarkista tästä linkistä
http://www.xilinx.com/bvdocs/ipcenter/data_sheet/picoblaze_productbrief.pdf

 

[zeeshanzia84]

I suunniteltu hyvin pieni mikroprosessori, joka oli vain 6 ohjeet (kaksi päivää harrastus-hanke) käyttäen Digilent
n Spartan 3 XC3s1000 FPGA pakki (kustannukset 150 $) ja muisti oli kytketty ulkopuolinen paketin.Se miehitti noin 28000 portit.Joten
en usko,
että suunnittelussa jopa yksinkertainen mikro olisi hyvä ajatus on
50000 porttiluku FPGA.ja tietenkin eivät edes ajatella suunnittelussa sisäänrakennettu RAM, että FPGA b / c, joka vie SOOOO paljon tilaa.

Oma ehdotus olisi joko pudottaa idea tai harkita Osta oma henkilökohtainen Spartan 3 perustuu Kit (200k portit = 100 $, 400k portit = 120 $ tai 1000k portit = 150 $) tarjoamia Digilent.Tämä pakki on melko paljon SRAM sille hyvin sekä joitakin varsin hyödyllinen oheislaitteita (esim. RS232-muunnin, 4 7-seg näyttää, Syöttö, kytkimet jne. ...) www.digilentinc.comSikäli kuin picoblaze on huolissaan se on ennalta pehmeä on pieni 8-bittinen mikroprosessori tarjoamia Xilinx ...En usko, että siitä on jotakin hyötyä sinulle.toivomme, että tämä auttaa

 

[mobiili-se]

Hi guys,

pahoillani tästä vastauksesta, mutta olen jo aloittanut aiheen koskevat MCU ja CPLD ...ja vastauksia olen tähän mennessä eivät ole kovin tyydyttävä.

Ehkä voit auttaa minua:

Voitko kertoa minulle tai kohta minua tietoa siitä, miten minun on tehtävä valinta Pehmoporno MCU tai vakavimmiksi MCU vuonna CPLD / FPGA "s?

kiitos auttaa

 

[fireball003]

zeeshanzia84 kiitos vastauksesta.

Pelkäsin, että vaan näytti koska RAM ongelma.Nyt se näyttää olevan poissa kättäni.

Ole hyvä ja ehdottaa minulle muutamia hyviä hankkeita, jotka voidaan panna täytäntöön 50K portit.

Kiitos paljon.Lisätty jälkeen 13 minuuttia:Vastaa mobiili-se ==>

Quote:

Voitko kertoa minulle tai kohta minua tietoa siitä, miten minun on tehtävä valinta Pehmoporno MCU tai vakavimmiksi MCU vuonna CPLD / FPGA "s?

 

[Iouri]

Vastaanottaja: fireball003
Älä ole huolissasi FPGA aluksella nyt.Sinun tärkein tavoite on nyt oppia FPGA.Olet XC2S50 aluksella olisi tarpeeksi alkaa päästä tasolla 50K olisi täydellinen puhalletut CPU, kukaan ei pyytänyt sinua tekemään niin.
se
doesnt on tarpeeksi muistia recources, et silti pysty impliment rom / ram toiminto korvataan syntize opas.
The art of FPGA suunnittelu on tehdä jotain jäähtyä yksinkertaisin alustaa.Hyvä puute kaikki te hankkeita!

 

[fireball003]

Kiitos paljon inspiraatiota.

Lopuksi jälkeen muutaman tutkimus päätin mennä eteenpäin, voinko toteuttaa että FPGA aluksella tai ei.

Ole hyvä ja joku ehdottaa minulle hyviä kirjoja ja viittaukset suunnitteluun 8-bittinen RISC-mikro käyttäen Verilog.

 

[mobiili-se]

Ehkä tämän tiedoston avulla,

http://www.edaboard.com/viewtopic.php?p=586063 # 586063

 

[Iouri]

http://www.latticesemi.com/products/intellectualproperty/referencedesigns/8bitmicrocontrollermico8.cfm

käyttää viitteenä esimerkiksi hyvä puute

 

[zeeshanzia84]

Onnea!

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Hymyillä" border="0" />

hyvä valinta

Vaikka lopussa, että porttiluku ei ylitä laitteistoosi ... olet työskennellyt pieniin moduuleihin oman prosessorin paketin.ja voit edelleen suorittaa post Paikka-ja Matkalento simulointi koko suunnittelu.Posti PAR Netlist tuottamat Xilinx Ise on yleensä sanotaan olevan erittäin tarkka yksi.Joten, jos lopullinen Post Paikka-ja Matkalento simulointi toimii; todennäköisesti suunnittelua toimii myös laitteiston.

 

[fireball003]

Hei,
Takaisin käytössä!Vain tehtävänä on loppuun ensi 6 päivää.Ja olen hyvin paljon riippuvainen teidän neuvoja ja apua samoin.

Ajattelin käyttää yksinkertaista mutta täydellinen ydin kuin minun viite.Kuten Iouri ehdotti Lattice Micro, olen yrittänyt ladata että Verilog-koodi.Mutta en voinut ladata tästä.Kun yritän ladata ne sanovat, että tiedostoa ei ole saatavilla tällä hetkellä.

Ei kukaan ole hyvä ja lataa Verilog versio että ydin?

Kiitos paljon.

 

[Iouri]

Than luulisin sinun täytyy selvittää, sinun CPU ne ajattelee:
1.Tietotie
2.ohjelma hallinta
3.ja todellinen ALU, jotkut elin sanomalla se on osa Tietotie

hyvä puute