Mikä on Syntex on synkroninen reset on VHDL?

[bigyellow]

sen pitäisi olla

Koodi:

jos clk'event ja CLK = '1 'then

Jos reset = '0 'then

------

muuten

jos ........ sittenelsif ....... sitten

-------

muuten

--------

end if;

end if;

end if;

 

[Jitendra]

Hei,
ensimmäinen koodi on sopivampi.Kirjoittaminen elsif on palauttaa ehto ei ole asianmukaista käytäntöä.

esim. koodi D FF kanssa Synch palautus on

Koodi:

signaalin D, Q, clk, reset: bit;

...

prosessi (CLK)

aloittaa

jos (CLK tapahtuma ja CLK = 1) then

Jos reset = 1 Then

D <= 0;

muuten

- Voit kirjoittaa, jos tai jos vastausta tässä muuta osaa

Q <= D;

end if;

end if;

end process;

 

[akrlot]

Jitendra kirjoitti:

Hei,

ensimmäinen koodi on sopivampi.
Kirjoittaminen elsif on palauttaa ehto ei ole asianmukaista käytäntöä.esim. koodi D FF kanssa Synch palautus onKoodi:

signaalin D, Q, clk, reset: bit;

...

prosessi (CLK)

aloittaa

jos (CLK tapahtuma ja CLK = 1) then

Jos reset = 1 Then

D <= 0;

muuten

- Voit kirjoittaa, jos tai jos vastausta tässä muuta osaa

Q <= D;

end if;

end if;

end process;

 

[Jitendra]

Hei,
Kun kyseessä on synkroninen reset, reset-signaali ei tarvita herkkyyttä luetteloon nollata on näytteet aktiivisia kellon reunalla vain.Jos kuin asynkroninen nollaus on tarpeen sisällyttää palauttaa viesti herkkyyden luetteloon, koska sen on tarkoitus toimia riippumaton kellosignaalin.

Terveisin,
Jitendra

akrlot kirjoittirosessi DFF riippuu myös signaalin nollata joten sinun täytyy lisätä se sen herkkyyttä luetteloon.prosessi (clk, reset)

aloittaa

- code here

end process;

 

[nittinsharma80]

kyllä,
ja simulointiin jos sen synkroninen se tulisi aktivoida CLK-signaali vain
Siksikö vain CLK ja herkkyyttä luettelossa.
miten koskaan, koska tämä ei voi olla simulaatio täsmää b / n synteesin ja symulation saman.
kommentti kutsutaan ....

 

[amraldo]

Ensimmäinen muoto on sopivampi.
Ei ole tarpeen palauttaa prosessin herkkyys, kun kyseessä on synkroninen levätä.
Kun kyseessä on synkroninen reset, ESET on oltava herkkyyttä luettelossa.Kuitenkin huolehdittava siitä, että vain yksi merkki siitä, kellon tai nollata voidaan reuna herkkiä.Ei käsitellä herkkä 2 kellot.
Esimerkiksi:
prosessi (reset, kello)
aloittaa
Jos reset = X sitten
ur koodi
elsif rising_edge (kello)
ur koodi
end if
Lopeta prosessi

 

[rprince006]

oikea koodaus tyylin Mikronesian kanssa async palauttaa kotona VHDL:

prosessi (CLK, reset_n) - Mikronesian
aloittaa
Jos reset_n = '0 'then
Valtion <= IDLE;
elsif clk'event ja CLK = '1 'then
Valtion <= next_state;
endif
end process;

prosessi (CLK, reset_n) - for registerd Logic
aloittaa
Jos reset_n = '0 'then
signaalit <= '0 '
elsif clk'event ja CLK = '1 'then
jos ...sitten
elsif ....sitten
muuten
endif;
endif;
end process;Huom: prosessi on reagoida ensin reset_n signaalia ennen kuin se reagoi
CLK tapahtuma async logiikkaa.

Hurraa,
Rprince006,