miksi FDG901D (p MOSFET kuljettaja) voi ajaa FDN360P mosfet

E

EDA_hg81

Guest
Yritän käyttää Sparan 3 ohjaamaan FDG901D (logiikkatulo on 3.3V CMOS) ajo FDN360P. Miksi se ei toimi? mitä se on mahdollisia syitä tähän? Kiitos
 
Voitko näyttää kaavamaisen ja kuvattava, mitä signaaleja ei toimi?
 
Koko idea on toteuttamiseksi virta päälle ja virta järjestyksessä. Käyttää FDN360P kuin kytkin kytkemällä nielun ja lähteen FDN360P siirtää 12V DC lähteestä nielu FDN360P mahdollistamaan toisen tehon siru. Kun painan nappia, FPGA aikoo asettaa korkeat (3,3 LVTTL) on logiikka tapin FDG901D sitten FDG901D menee päälle FDN360P ohjaamalla portin FDN360P. Olen liittänyt VDD on FDG901D 12 V ja pidetään Slew pin kelluva. Ongelmana on, kun koko järjestelmä on päällä, nielu FDN360p on jo 12V jo ennen painan nappia. Mikä on mahdollisia syitä? Kiitos jo etukäteen. Seuraavassa on URL kaavamaisen: http://images.elektroda.net/70_1183047159.jpg
 
Jos MOSFET on "ON", kuten sanot se on sitten portti laitteessa on tarpeeksi jännitettä puolestaan ​​sitä. Oletko lukenut käännöksen ominaisuuksista MOSFET käytät onko nämä ovat yhteensopivia lähtö kuljettaja olet sen konfiguroitu. Saatat joutua ohjaamaan dv / dt kuljettajan sijaan, että se kelluu. E
 
Olen todella uusi analoginen asioita. Olen vain tarkistanut kynnysjännitteen. Voisitko kertoa tietää, mitkä muut Sähkötekniset ominaisuudet minun pitäisi tarkistaa? Kiitos.
 
Hei, sillä FDG901D Max jännite on vain 10V. Teidän kaavamaisen käytät 12V. Ehkä tämä on virhe piirustuksen tai siru allready mennyt. Onko olemassa jokin syy, miksi et käytä tavallista transistoria ja jotkut vastukset? Jos se on kysymys tilaa saatat vilkaista vastus equiped transistorit kuten PDTC115ET. Myös, FET, jos haluat käyttää muuta, olla varovainen. Eräät viimeaikaiset Fairch. FET: n on max. GS jännite 7V. Ylitä tätä jännitettä voi distroy teidän FET. Terveisin
 
Koska keksijä (y) ehdotti, 12V syöttö voinut vaurioittaa FDG901D ylittämällä sen ehdoton maksimi VDD luokitus 10V. Katso sivu 1 esite. Olettaen, että siru säilynyt, niin ehkä olet mittaus 12V lähdössä yksinkertaisesti siksi, että lähtö ei ole kuormaa, ja transistori on pieni määrä vuotoa, kun "pois päältä". Yrittää yhdistää kuormaa, kuten 1K ohmin vastus mistä drain maahan. Jos tämä ei auta, niin mitä jännitteitä sinä mitata transistorin hilan kun FPGA signaali kytkeytyy päälle ja pois päältä?
 
Voi olla olet oikeassa. Olen huomannut tämän, koska virtalähde Olen käyttäen vain voi antaa minulle 12 V ja haluan ottaa mahdollisuus. kiittää kaikkia ehdotuksia. Minun täytyy vaihtaa se 10 V yritä uudelleen. Hauskaa viikonloppua. [Size = 2] [color = # 999999] Lisätty jälkeen 1 tuntia 7 minuuttia: [/color] [/size] olen testannut tämän piirin avulla 10V. Olen myös huomannut, että Min Logic korkea tulojännite on FDG901D on 75% VDD tämä tarkoittaa logiikkatulo on vähintään 7.5V. Olen käyttänyt kaksi virtalähdettä asettaa kaksi vaadittua jännitettä. Followings ovat tulokset. Kun logiikka syöttö on pois päältä: drain tuotos FDN360P on 10V portti jännite on 10V Kun logiikka ottoteho on päällä (tarve 8 ms oltava vakaa): drain tuotos FDN360P on 0V hilajännite on 0V En löytänyt mitään vaatimusta logiikkatulon nostaa aikaa. Näyttää FDN360P toimii, mutta ei oikein. Mutta mitenkään 7,5 V syöttö logiikka ei sovellu FPGA, voitteko auttaa minua löytämään P channel MOSFET kuljettaja, joka voi hyväksyä 3.3V logiikkaa ja sietävät 12V teho? Kiitos.
 
Hei, kuten olen lähetetty ennen. Tutustu vastus varustettu transistorit. Oman piirin, PDTC115ET tulee hieno. Alla on kaavamainen. R23 on 220K. Huomaa, että vastukset sisällä RET (PDTC114ET) tässä piirissä ei ole 100K + 100K kuten PDTC115ET. Ja todellakin max. tarjonta luokitus FDG901 on 10V. Mutta 10V et koskaan pääse logiikka korkea 3.3V ajaa. Se on tarkoitus työskennellä välillä 2,7 ja 6V.
 
kiitos paljon sinulle apua. Aion kokeilla ensi viikolla. on mukava viikonloppu.
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top