Miksi me aina vastukset poly tai nwell?

P

penchal_gv

Guest
Hei kaikki, miksi teemme aina vastus poly, nwell ....... mutta ei aktiivinen, vaikka aktiivinen (P + / N +) on enemmän vastarintaa kuin poly ja hyvin. PLZ selventää minua kiitos Penchal
 
aktiivinen aina tehty niin alhainen arkki vastus kuin mahdollista, koska ne vaikuttavat loistaudit s, d resistance.You voi käyttää sitä vastusta jos u like, mutta tällainen vastus ja nwell vastus ei ole niin tarkka poly.
 
[Quote = penchal_gv] Hei kaikki, miksi teemme aina vastus poly, nwell ....... mutta ei aktiivinen, vaikka aktiivinen (P + / N +), joilla on enemmän vastarintaa kuin poly ja hyvin. PLZ selventää minua kiitos Penchal [/quote] integroitujen piirien (esim. kuten procesor) on aktiivisia vastusten pull-down (tai pull-down). Inside out, on "aktiivinen load" (testaus el. Laitteet) käytetään FET kuin sähköinen vastus. Räystäspääsky
 
aktiivinen on aina peitetty silicide, vähentää vastuksen lähteen / valua. Voit pyytää silicide lohko naamio, jonka avulla voit olla "kotimainen" aktiivinen, tämä on hyvin yleistä ESD turvalaitteita. Resistanssiarvo on suhteellisen hyvin hallinnassa, mutta lois kapasitanssi on ongelma. Se on myös ei-lineaarisia, joten sinulla on vääristymiä. Vastus itsessään on oikeastaan ​​pikemminkin kuin JFET.
 

Welcome to EDABoard.com

Sponsor

Back
Top