Miksi PLLs on asetettu raja FPGA?

[hasitri]

Hyvät ystävät,

Miksi PLLs on asetettu raja FPGA?
Miksi on usein monia määrä PLLs on FPGA?

kiitos
~ Trinath

 

[news]

W 2013 roku o 62 proc. w stosunku do roku poprzedniego wzrosła liczba naruszeń danych, co łącznie poskutkowało bezprawnym ujawnieniem 552 milionów tożsamości. Jak zauważa Jolanta Malak z firmy Symantec, liczba wykradzionych danych dotyczy zarówno podstawowych informacji, jak i wartości intelektualnej.

Read more...

 

[mmarco76]

Suurten ja monimutkaisten hankkeiden sinun on ruokakunta paljon eri kellon verkkotunnuksen joten tarvetta paljon PLL on normaalia enemmän FPGA on isompi enemmän asioita voit integroida yhteen siruun.

Tehdä asioita, joita et on 2 eri lautakuntien usein voidaan tiivistää vain yksi kartonkia isompi FPGA on selvää vähentää kustannuksia ja parantaa integraatiot.

En tiedä, miksi he ovat raja FPGA, mutta minusta tuntuu, että se saattaa johtua siitä, PLL ovat eri topologia piirin kuin kaikki osa FPGA ja lohkojen ehkä se on yksinkertaisempi laittaa sitä rajaa niin on muuttunut koko FPGA taitossa edelleen enemmän tai vähemmän samat.
Lisäksi kellon pois PLL yleensä mennä maailmanlaajuista linjaa ja käyttää paljon FPGA ja niin voisitte laittaa sitä keskustassa tai rajoja, valinta on IMO ohjaavat layout.

Mine ovat kaikkea olettamuksella, mutta ehkä olen ottanut joitakin kohtia