Millaisia lisätoiminto ehdotatte?

[manish12]

Yritän toteuttaa / putken ja samanaikaisesti VHDL on tietyn tiedoston

Olen siitä valita CKT joka näkyy tiedosto (ilman putken & rinnakkain)
kun täydellinen analyysi tämän CKT aion mennä putki ja rinnakkain.

Haluaisin kysyä ehdotusta siitä, lisätoiminto, millaisia lisätoiminto minun pitäisi?

kiitos

 

[manish12]

Tiedän nimen näitä, mutta miten se onnistuu tekemään En tiedä
Ensin on tutkittava kaikki nämä ja löytää paras meille.Quote:tyyppisiä Lisätoiminnoista

1) Juokseva (aaltoilu tehdä) Lisätoiminnoista / RCA

2) levittävät ja luoda mekanismeja

3) suorittaa Valitse lisätoiminto

4) suorittaa skip adder

5) Logarithmic adder

6) suorittaa lookhead adder

7) Brent ja Kung adder

<img src="http://www.edaboard.com/images/smiles/icon_cool.gif" alt="Viileä" border="0" /> Sklansky lisämäärä

9) Kogge ja adderSeuraavassa joitakin VHDL-koodia.; ADDER VHDL-koodit1] käyttäen, jos elsif ilmoitusLibrary IEEE;

Käytä ieee.std_logic_1164.all;ENTITY fulladder IS

PORT (A, B, Cin: IN std_logic;

summa, tuomioistuin: OUT std_logic);

END ENTITY;RAKENNE toiminnallinen OF fulladder on

ALOITA

PROCESS (A, B, Cin)

ALOITA

Jos (CIN = '0 'ja = '0' ja B = '0 ') then

summa <= '0 '; tuomioistuin <= '0';

elsif (CIN = '0 'ja = '0' ja B = '1 ') then

summa <= '1 '; tuomioistuin <= '0';

elsif (CIN = '0 'ja = '1' ja B = '0 ') then

summa <= '1 '; tuomioistuin <= '0';

elsif (CIN = '0 'ja = '1' ja B = '1 ') then

summa <= '0 '; tuomioistuin <= '1';

elsif (CIN = '1 'ja = '0' ja B = '0 ') then

summa <= '1 '; tuomioistuin <= '0';

elsif (CIN = '1 'ja = '0' ja B = '1 ') then

summa <= '0 '; tuomioistuin <= '1';

elsif (CIN = '1 'ja = '1' ja B = '0 ') then

summa <= '0 '; tuomioistuin <= '1';

elsif (CIN = '1 'ja = '1' ja B = '1 ') then

summa <= '1 '; tuomioistuin <= '1';

muuten

summa <= 'X'; tuomioistuimen <= 'X';

end if;

END PROCESS;

END toiminnallisia;2] yhden bitinlibrary IEEE;

käytön ieee.std_logic_1164.all;

yrityksen koko on

satama (a, b, c: std_logic;

summa tehdä: out std_logic);

loppua kokonaan;arkkitehtuuri fulladder koko on

aloittaa

summa <= xor b xor C;

kuljettaa <= (A ja B) tai (b ja c) tai (c ja);

lopussa fulladder;