Voit käyttää ie apuohjelma. Onko Utility joka muuntaa ABEL tai AHDL malleja verilog tai VHDL formaatti Tämä on sisällytetty apuohjelman Xilinx Työkalut ja löytyy osoitteesta% XILINX% / bin / NT / xport.exe. On ajaa kautta DOS-ikkunassa.
Mutta odottaa ulostulon VHDL netlist. On suorastaan voit ymmärtää. Jos aiot sen vain syntetisoida se ja testata sitä ilman todella katsot VHDL syntyy, ehkä ie on sinua varten. Olen käyttänyt sitä jonkin perintö malleja Tehty Abel, ja se vain virheilmoituksen pois joitakin Abel tiedostoja. joten minun piti tehdä joitakin muutoksia manuaalisesti. Jos se ei ole liian iso suunnittelu, voisi olla hyvä se vain muuntaa ABEL ja VHDL käsin. Sinulla on puhdas design aloittaa, ja voit suorittaa testin vektorit verfiy suunnitteluun. Koskaan yrittänyt muuntaa AHDL on VHDL. cant kommentoida sitä. Toivottavasti tämä auttaa, Kode
This site uses cookies to help personalise content, tailor your experience and to keep you logged in if you register.
By continuing to use this site, you are consenting to our use of cookies.