Mitä eroja Verilog-ja AHDL?

[kwooks21]

Hei!

Olen alkanut tutkia korkean tason simulointi ja sekoittaa simulointi Cadence.

Mutta en tiedä eroja Verilog-ja AHDL ..

Lyhyt selittää eroja ..

Kumpi on parempi järjestelmä tason simulaatio?
Kumpi on parempi sekoitetaan simulaatio?

Kiitos.

 

[kuvapisteiden]

ahdl on vanhempi versio.Mielestäni ei ole syytä significial eroa simulointiin, mutta possiblity että ahdl olisi eivät tue joitakin uusia versioita.

 

[wonbef]

Verilog-Analogisen piiri mallinnus languadge

 

[skyangelo]

Verilog-Analogisen suunnittelua, mutta lohko voi sisältää digitaalisen osa.
Mutta sinun Verilog-AMS suunnittelua sekä analogisia Block ja digitaalisen lohkot toisistaan ja yhteenliittäminen.

 

[yousafzai]

On Verilog käytettävissä Xilinx FPGA ...

 

[kuvapisteiden]

VerilogA on tarkoitettu laitteen mallintamiseen tai simulointiin analogisia piirejä.Se on hyvä simuloida analogiset osiin, ennen kuin voit suunnitella sitä.I dont ajatella, että on mahdollista käyttää sitä suunnittelun, kuten tapauksessa digitaalisen piirejä.Oli joitakin yrityksiä, mutta joissakin erityistapauksissa.