PT ajoitus moottori on paljon tarkempi kuin Design Compiler.PT käytetään allekirjoituksellaan välineenä, mutta ajoitus moottorin DC on vain antaa DC joitakin ajoitus merkityksessä optimointiehdotuksen
Hei,
PT tukea tehokkaampi analyysimenetelmä, näet saman komennon nimi sekä DC ja PT, mutta yksi PT on useampi vaihtoehto;
Lisäksi PT tukea monimutkaisempi TCL Script ohjelma, tehdä monimutkaisia ajoituksen analysointi helpottuu.
PT gui tarjoaa erinomaisen debugging valmiudet, paljon parempi kuin DC GUI --- designvision, joka on niin raukkamainen.
PT timinig moottori on sophoticated ja vakaa verrattuna DC ajoitus moottori.Se on paljon sisäänrakennettu ominaisuuksia, joiden Koko Chip STA voidaan tehdä helposti.DC ajoitus engibe on enemmän hyötyä on Subblock ennalta Rote stagge
[quote = "mhytr"] verrattuna Design kääntäjän [/ quote]
1.As aiemmin mainittu, Block taso staattinen ajoitus analyysi tehdään käyttäen DC.
2.Edellä chip-tasolla staattinen ajoitus voidaan tehdä käyttämällä STA (Primetime).
3.Primetime on Synopsys itsenäinen sign-off laadun staattinen ajoitus analyysin väline, joka pystyy suorittamaan erittäin nopeasti staattinen ajoitus analyysin täyden chip-tason mallit.
4.Edellä staattinen ajoitus tehdään sekä ennen ja jälkeen-layout gate-tason verkon luettelosta.
5.In ennen asettelutilassa, Primetime käyttää lanka kuormituksen malleissa määritelty kirjastossa arvioida verkon delays.In jälkeen kaava todellisen RC-arvot voidaan laskea
This site uses cookies to help personalise content, tailor your experience and to keep you logged in if you register.
By continuing to use this site, you are consenting to our use of cookies.