Miten estää vääristymiä SC näytteenotto kytkimet?

Analogworld kirjoitti:

Kytkeytyy aina päälle, kun simuloidaan THD.
Siksi olen sitä mieltä, pohjalevy otantamenetelmän ei ole asiaa paljon tässä asiassa.
 
Yksi tapa vähentää vääristymiä on varmistaa, että kytkimet käsittelevät jatkuvasti VGS.On olemassa paljon piirien tähän tarkoitukseen.Ihmiset käyttävät myös Kello Jännite doublers vähemmän vääristymiä

Toinen tapa on käyttää bootstrapping.En usko, että ulkoasun bootstrapping on hyvin monimutkainen.

 
Kytkeytyy aina päälle, kun simuloidaan THD.Siksi olen sitä mieltä, pohjalevy otantamenetelmän ei ole asiaa paljon tässä asiassa.

 
Analogworld kirjoitti:

Kytkeytyy aina päälle, kun simuloidaan THD.
Siksi olen sitä mieltä, pohjalevy otantamenetelmän ei ole asiaa paljon tässä asiassa.
 
Hei,

Kiitos vastauksesta.En käytä pohjalevy näytteenotto ja on täysin erilainen arkkitehtuuri.Kuitenkin, kun simuloida THD on mauste, transimission kytkimet järjestetään, ja pohjalevy kytkimet on sidottu yhteiseen tilaan jännite.Koska kytkimet eivät siirtymistä, se asia THD kannalta?

 
Analogworld kirjoitti:

Hei,Kiitos vastauksesta.
En käytä pohjalevy näytteenotto ja on täysin erilainen arkkitehtuuri.
Kuitenkin, kun simuloida THD on mauste, transimission kytkimet järjestetään, ja pohjalevy kytkimet on sidottu yhteiseen tilaan jännite.
Koska kytkimet eivät siirtymistä, se asia THD kannalta?
 
Kun teet 1. vaihtoehto, käytät pohjalevy näytteenotto?

 
A

Analogworld

Guest
Hei kaikki,

Tukahduttaa vääristyminen näytteenotto kytkimiä, jotka piti siirtää 500MHz kaistan signaali, osa tekniikoista on tehty sitä ennen:

1) Lisätään transistorin kokoa pienentää vastustuskyvystä, niin että vääristyminen tukahdutetaan.Kuitenkin suuri transistorin tekee myös vähän loisten kondensaattorin.Olen yrittänyt tätä tekniikkaa, siirto portti transistorit koko osoittautuu W / L = 2700!pitää THD niinkin alhainen kuin 0,1%, 500 MHz.Tämä koko on naurettavaa.

2) bootstrapping tekniikka, joka pitää Vgs ja transistorin jatkuvasti, kun kytkin kytkeytyy päälle.Vertaa tekniikka 1), se tarvitsee vain W / L = 300 pitää THD niinkin alhainen kuin 0,001%.Tämä tekniikka edellyttää monimutkaista asettelua.Olen kuullut, että kaveri, joka ensimmäinen pulish tätä tekniikkaa käytetään yhden vuoden layout!

3) Peoples sanomalla, että yhteyden lähde p-tyypin transimission siirtyy suurin osa (body), kun kytkin on päällä (on-resistenssi vähennetty), kytke se sitten takaisin Vdd kun se on pois päältä (off-resistenssi lisääntyi).Kuitenkin vääristyminen suorituskyky ei ole parantunut, kun en simulointi mausteeksi.

Onko kellään mitään neuvoja tähän aiheeseen?Kaikki ehdotukset olisivat suuresti arvostaa.

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top