Miten käsitellä tämän asian DC synteesi?

M

mic_huhu

Guest
Hei, kaikki

Kuinka käsitellä tässä tapauksessa?

Oma suunnittelu on järjestelmä asychoronous palauttaa, ja vain yksi submodule on moduuli asychoronous palauttaa toisen moduulin.muut submodules jakaa tämän järjestelmän asychorounous palauttaa.

Miten käsitellä submodule asy reset DC synteesi?

ja onko tämä malli on haittaa?Kiitos

Johnny

 
mic_huhu kirjoitti:

yksi submodule on moduuli asychoronous palauttaa toisen moduulin
 
Hei,

kun tarvitsen sitä?Muokkaa RTL ennen synteesiä tai DFT jälkeen synteesi?

Johnny

 
Hei,
Onko se teidän nykyinen RTL.ja toisen ilmoituksen aikana synteesi: kaikki CLOCK_MUX ja SCAN_MUX soluja olisi asetettava dont_touch ominaisuus.
tuotos RESET_MUX (kaikki nollataan ja kello verkkojen samoin) olisi set_dont_touch_network DC kirjoitus.
Rgrds

 
mic_huhu kirjoitti:

Hei,kun tarvitsen sitä?
Muokkaa RTL ennen synteesiä tai DFT jälkeen synteesi?Johnny
 
Anjali kirjoitti:mic_huhu kirjoitti:

Hei,kun tarvitsen sitä?
Muokkaa RTL ennen synteesiä tai DFT jälkeen synteesi?Johnny
 
Ensimmäinen asia on,
palautus voi olla synkroninen tai asynkroninen

tapauksessa synvhronous palauttaa, ei ole kysymyksiä tai problrms ja DFT lisäys.
tapauksessa async nollata, kun asetat DFT, meidän on huolehdittava siitä, että async nollaa ei keskeytä virityksen.joten käytämme mux, niin että
kun se = 0, että async nollaa menee floppia
kun se = 1, joka tahdistussignaalia tai synkronoidaan versio async nollaa pitäisi päästä floppi.
Tämä voidaan tehdä rajoitus,
set_signal_type test_async reset

edellä selitys on, jos palautus on master_reset (input)
Nyt yksi asia on, jos palautus on sisäisesti syntynyt yksi.Tämän lisäksi voidaan liittää floppia kuin sync tai async.
ei ole ongelma, jos se on kytketty sync.
tapauksessa async, voimme käyttää seuraavat
set_dft_configuration-AutoFix
set_autofix_configuration-async_fix fix_muxes

 
Hei ystävät,
1.Korjaa RTL ja sitten synteesi, voimme tehdä saman simulointi sekä RTL ja portti-tasolla.
2.Ei ole viisasta antaa DC käsitellä näitä MUX aikana DFT_fix - ne eivät ole DFT ja on tehtävä synteesi.Kaikki pecial solu & net, kuten nämä edellä asiat pitäisi hoitaa käsin RTL (epescially vuonna hierrachical synteesi virtaus).

Rgrds

 
Hei, Ami ja Anjali,

Kiitos molemmat kiitokset auttaa.

Mielestäni molemmat olette oikeassa.Haluan pyytää teitä kaksi kysymystä:

1: Kun olen asettanut väärä polku submodule reset (async reset), onko keinoja DC ei käsitellä sitä, ja jättää sen ulkoasu insinööri?ja miten layout insinööri?

2: Jos en ole asetettu väärä polku submoudle async reset ja DC kohtelee sitä kuin sync nollata.mitä tulosta?Mielestäni nämä FF asyn uudelleenkäynnistys ei voida lisätään skannauksen ketjuihin.Entä muut (esimerkiksi toiminto, suorituskyky)?

Kiitos

Johnny

 
mic_huhu kirjoitti:

Hei, Ami ja Anjali,Kiitos molemmat kiitokset auttaa.Mielestäni molemmat olette oikeassa.
Haluan pyytää teitä kaksi kysymystä:1: Kun olen asettanut väärä polku submodule reset (async reset), onko keinoja DC ei käsitellä sitä, ja jättää sen ulkoasu insinööri?
ja miten layout insinööri?2: Jos en ole asetettu väärä polku submoudle async reset ja DC kohtelee sitä kuin sync nollata.
mitä tulosta?
Mielestäni nämä FF asyn uudelleenkäynnistys ei voida lisätään skannauksen ketjuihin.
Entä muut (esimerkiksi toiminto, suorituskyky)?KiitosJohnny
 
Hei, AMI,

Älä U merkitys sync_design pitäisi set_false_path on sync nollataan?

Minun opnion, set_flase_path on asyn palauttaa ja käsitellä syn nollataan normaali syöttö.

 
hi-
kyllä, syn_design - sync-reset ei asetettu fasle_path.mutta mitoitusvirtaamasta, synteesin, sinun pitäisi jättää sen ajoitus.Kun syntheis, reset_path tehdään hoito (lisää puskuria puu).

 
Tämä palauttaa tyyli on hieno, ja siellä saattaa olla vielä vaikeampaa nollataan myös.
DFT AutoFix hoitaa palauttaa ongelman automaattisesti.Tai voit lisätä Scan ystävällinen rakenne käsin.

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top