Miten löytää False polku suunnittelussa.

[vipulsinha]

Hi Guys

Olemme saaneet tietää väärä tie ja sen luonteesta, mutta olen hämmentynyt siitä, miten tunnistaa väärä polku suunnittelussa ottaa sanoa 100 moduuleja.Tiedämme, että väärä polku defination, että se on polku, jota ei koskaan toteutettu tai sanitisized vastedes se ei sisälly STA.Mutta miljoonan dollarin kysymys on, jos malli on todella iso, kuinka joku voi niin kuin nimi sen synteesin.Haluan tietää toimia noudatettu alan.En arvo kommentteja ja pls eivät ladata joitakin asiaan liittyvää aineistoa tai tapaustutkimus

Kiitos etukäteen
Vips

 

[rsrinivas]

Annan yksinkertaisen esimerkin.
polku ei sisälly Ajoituksesta laskelma on väärä tie.
u on monia vaihtoehtoja hoitaa tätä, kuten sanoa palauttaa.
kun u asettaa väärä polku
set_false_path-kautta reset
Kaikki polut, joita esiintyy suunnittelun nollaa pidetään vääriä polkuja muita vääriä polkuja kuten monimuotoiset silmukoita voidaan havaita DC (tai) ja merkitty vääriä polkuja.

 

[vipulsinha]

Hei
Kysymys on siitä, miten etsiä EPÄTOSI PATH ...Mitä olet vastannut, että kun olet löytänyt Fath / analysoidaan polku on virheellinen voi julistaa, että se on SET_FALSE_PATH keskeinen sana, mutta kysymys on edelleen sama, miten tunnistaa ensin, että polku on väärä tie ...sitten julistaa, että se on SET_FALSE_PATH ilmoitusta.

 

[rameshsuthapalli]

HI

Ensimmäisessä sinun on suorittaa ajoitus analysointityökalu luomatta mitään väärää paths.then työkalu raportoi joitakin rikkomuksia, jotka ovat erittäin suuria vastaisesti.sinulla on polku corelate sen suunnitteluun spec sää haluat, että tie täyttää ajoitus r not.then saat kaikki vääriä polkuja.
ur suunnittelija antaa joitakin vääriä polkuja ladata niitä polkuja Frist muita viisaita päädyt on valtava mitään loukkauksia.terveisin,
ramesh.s

 

[Adam.Yakuvitz]

Sinun ei välttämättä tarvitse tunnistaa kaikkia mahdollisia vääriä polkuja suunnitteluun ja kytkeä se pois sinun ajoitus raporteissa.Yksi tapa on juuri tarkastella kriittiset polut ja käsitellä niitä asteittain.Toisaalta, jos olet jo kokouksen ajankohta oman suunnittelun ilman vääriä polku rajoituksia, sinun should'nt tarvitse huolehtia siitä.Voit kuitenkin varmasti optimoida suunnittelussa paremmin huomioon vääriä polkuja.

Teollisuus on tulossa työkaluja, jotka Auto-luoda vääriä polkuja perustuvat viralliseen tekniikoita.Yksi tällainen tuote on Conformal Constraint Suunnittelija (CCD), joka näyttää teidän ajoitus kertomuksen ja osoittaa, onko joku kriittiset polut ovat vääriä tai ei.Näin vääriä polkuja olisi sammutettu teidän STA ja tuloksena SDC: n (ja lisää fps) voidaan käyttää, jotta saataisiin optimaalinen suunnittelu parempaa ajoitusta sulkemiseen.

Here's lomakkeessa...
http://www.cadence.com/datasheets/encounter_conformal_CD_ds.pdf

--
Jaa

 

[zea505]

Useimmat SOC suunnittelee antaa väyläarkkitehtuuri yhteyttä moduuleja.Kaikki dataliikenne lähetetään bussilla käsittelijä, joten ajoitus välimatka moduulit on eristetty.Joten kun voit hallita vääriä polkuja sisällä moduuli ja moduulin käyttöliittymä, ei ole mitään hätää.Kuitenkin, jos puhutaan polkuja eri kellon verkkotunnuksia, sinun on otettava erityisen huolellinen.