miten löytää kiinni-moittia floppeja

[jaydip]

Hei,

ATPG löytää kiinni rajalla viat ja Kombinatoriset logiikan suunnitteluun.Mutta miten löytää virheitä sisällä floppi??Miten voimme löytää kiinni-at viat, jos on tapahtunut, ja floppeja.sillä vaikka ATPG luo malleja kestää floppeja kuin myönnetty (tarkoittaa, että oletetaan, että floppi ei ole juuttunut-syyllinen).

 

[FVM]

Voitko antaa yksinkertaisen esimerkin siitä, mitä pidämme "vika sisällä floppi"?

 

[jaydip]

Floppi on vain kokoelma porttien tai sanoa transistorit, eikö?niin, nyt niin kiinni rajalla 0 / 1 viat esiintyä Kombinatoriset logiikan, se voi johtua floppeja myös, eikö?ja juuri IM viittaa sillä "vika sisällä floppi" ..

Toivon, että se on ymmärrettävää ...

 

[RBB]

Yleensä ATPG edellyttää vain viat on nastat soluja.Haluatko ajaa vika kattavuus virheitä sisasolmut sisällä floppi?Miksi haluat tehdä tämän?
En vierasta sinun olisi mallin floppeja, koska se on structually rakennettu (eli eivät käytä UDPS) ja lisää sitten sisäinen floppi virheitä.

 

[owen_li]

Hei.

Oikeastaan, kun käytämme testin malleja, me yleensä siirtää kuviot tarkistaa, jos flops hyvin.Tämän toiminnan, ei tule talteenotto askel, ja vain muutos ja siirtyminen pois testata floppeja.
Toivottavasti tämä auttaa sinua!