miten saada porttiluku info alkaen synteesin tulos

[johnli100]

Olen juuri saanut valmiiksi ensimmäisen yhteenvedon ja CPU osajärjestelmän ja sain alueen raportti.kertomuksesta, miten saada perus Gate-count info?

voi joku antaa yksityiskohtaisia explaint.Kiitos paljon!

 

[vsrpkumar]

Jos ur Xilinx ISE, katso kartta report.U näkee porttiluku.
Yleisesti
Porttiluku on repoerted kannalta NAND portit.
FF koostuu 4 NAND portit
invertteri puoli NAND portit
Loput edustavat kaikki kannalta NAND portit
Kaikki tämä kannalta ASIC portit

 

[Kermit]

Jos olet synteesiä standcell kirjasto, löydät raportin alue, niin löydät alueella NANDX1 (aseman vahvuus on 1, NAND gate), viimeinen asia mitä sinun tarvitsee tehdä on käyttää koko sirun pinta sukelsi NANDX1 alue voit saada gatecount teistä suunnittelua.

 

[silencer3]

jälkeen synteesi, u get solualue.jakaa solualue, jonka alueella NANDX1 (perus NAND-portin ur kirjastossa), niin u panna porttiluku oman suunnitteluun.

 

[spauls]

Tarkista solun alueella 2x1 NAND Gate,
on paljon skriptejä avilable vuonna solvnet.