miten soittaa xinilix kirjautua kerroin

[tarkyss]

miten soittaa xinilix kirjautua kerroin on verilog?
Last edited by tarkyss on 06 syyskuu 2005 5:04, muokattu 1 kertaa yhteensä

 

[Gliss]

tarkyss,
Voit instatiate MUTLIPLIER mallin ISE 7.1i.
Esimerkiksi:
Siirry Muokkaa-> Language Mallit-> VHDL-> Device Primitive alustustiedot-> FPGA-> Arithmetic Toiminnot-> 18x18 Asynchronous MUTLIPLIER
Ja löydät tämän koodin:

Koodi:

käytön UNISIM.vcomponents.all;- <----- Cut koodi tämän viivan alapuolelle ja liitä arkkitehtuurin laitoksen ---->- MULT18X18: 18 x 18 allekirjoitettu Asynchronous kerroin

- Virtex-II/II-Pro, Spartan-3/3E

- Xilinx HDL Language Template version 7.1iMULT18X18_inst: MULT18X18

portti kartta (

P => P, - 36-bit kerroin tuotos

=> - 18-bit kerroin input

B => B - 18-bit kerroin input

)

 

[echo47]

Mitä ohjelmistoja ja kieltä käytät?

Laadinnassa VHDL-tai Verilog kanssa XST, voit käyttää "*" kertoa operaattorin ja allekirjoitettu operaattoreita.Katso "laskutoimituksia" osio XST käyttöopas.XST automaattisesti päätellä kerroin.Tämä tekee HDL helpompi lukea ja kannettavia kuin nimenomaisesti instantiating kerroin.

Tämä on ASIC-foorumi.Parempi kysyä Xilinx kysymyksiä FPGA / CPLD foorumi.

 

[Gliss]

Lyh ..mutta hän nimenomaan kysyi, miten instantiate Xilinx yksi.
Ja olet oikeassa, tämä pitäisi mennä FPGA-osassa.Ehkä mod siirtää sen?