Miten tutkia verilog -

[flushrat]

Olen beginer on verilog-.Haluan kirjoittaa joitakin käyttäytymisen mallin analogisia moduuleja, kuten näyte / pidä / DD / etc Plz ehdottaa minulle hyviä viite.

 

[layes2]

suunnittelu järjestelmä käyttää sitä, jotta voit tehdä enemmän

 

[borodenkov]

Check this site:

http://www.designers-guide.com/VerilogAMS/

 

[Teddykarhu]

Helpoin tapa löysin on luoda yksinkertainen järjestelmä, ja luo estää VA.
Big auttaa (mielestäni) ovat verilog mallin mukaisesti poljento.Minulla on tapana tehdä niitä, disect niitä ja tehdä omat jutut.

 

[Dayang]

Mielestäni tapaustutkimus on hyvä, olen kerran nähnyt tapaustutkimus, jonka poljento nimeltä "ylhäältä alas Mallinnus ja Test Bench kehittämisen tarkastus Case Study: Pipeline ADC", se on melko hyvä

 

[staric]

Mielestäni voit alkaa noin yksinkertaisia piireistä ennen writting / D

 

[zilinhust]

Minusta voit lukea veriloga käsikirja tarjoaa candence

 

[MSSN]

on kirja Ken kundert nimeltään "Suunnittelijan opas Verilog-AMS" Se on erittäin mukava yksi aloittelijoille

 

[siboy]

Onko Verilog-AMS samoin Verilog-?

 

[MSSN]

siboy kirjoitti:

Onko Verilog-AMS samoin Verilog-?

 

[eng_Semi]

Lue Cadence käyttöoppaassa verilog-, on hyvin kuvaava

 

[pravin_dwaramwar]

lue jayram bhasker Kirja

 

[neo79]

Käytin sitä ennen.itse voit vain kopioida nykyisen kirjaston soluja ja muokata sitä mitä tarvitset.kuten yksinkertainen C-ohjelma