Miten vähentää EMI analoginen IC alusta design

[michaeljackson]

Hei kaikki, olen suunnitellut jonkin I / O ja läpäissyt ESD testi. Mutta asiakas pyytää minua laskemaan nousu / lasku aika jännitelähtö vähentää EMI. En antaja osaa tehdä sitä. Ensinnäkin uskon, että voin segmentti lähtö kuljettaja IO pad, mutta näyttää siltä, ​​se ei ole kovin hyödyllinen. Voiko joku näyttää minulle, miten tehdä pad design? Paljon kiitoksia. Tai esitellä minulle paperia, niin voin viitata siihen.

 

[checkmate]

Tarvitset vain heikompi asema, eli alempi W / L tuotannon vaiheessa. Tietenkin, haasteena on käsitellä lisäviiveen aiheuttama pidempi nousu / lasku ajat.

 

[dick_freebird]

Sarja portti vastus tai alamittainen esiohjaimen saat surmasi-rate-rajoitettu ajuri (Miller kapasitanssi * dV / dt vs saatavissa Gate Drive). Controlling Muutosnopeus sisällä on parempi kuin heikko kuljettaja ja luottaa kuorman kapasitanssi rajoittaa jännitteen reunan määrä, vähennettynä hallituksen tasolla kuormituksen vaihtelua ajoituksen. Voit myös segmentissä ja aikaa cascade lähdöt jos sinulla on tarpeeksi reuna varatun ajan. Oletko nähnyt LVDS kuljettajia tehnyt näin. Varmista, että olet osa niitä pariton eikä parillinen, tai saat "kuisti" aivan kynnyksen, kun et halua astua poikki fiksusti.

 

[michaeljackson]

Kiitos, Dick ja matti, yritän ideoitasi.