Miten vaihtaa FPGA kellon, kun järjestelmän toiminnassa

[Vonn]

iam yrittää muutan kellon, kun järjestelmän toiminnassa
Olen käyttänyt MUX, koska samanaikaisesti julkilausuman, niin että kun käynnisty Jos FPGA ks. 1 I / O-nastaa se valitsee kellon lähde 1, ja jos se katso 0 se valitsee lähteen 2 ...
Se on hyvin yksinkertainen koodi ja toimii oikein ..
---------
yksikkö switclock on
Port (C1, C2, mxcon: in std_logic;
mxout: out std_logic
)
lopussa switclock;

architecture Behavioral of switclock on
aloittaa
mxout <= C1, kun (mxcon = '0 ') else C2;
lopussa Behavioral;
-----------
niin, missä on ongelma?
Ongelma tulee näkyviin, kun kirjoitat UCF tiedosto ja annetaan C1 yhteen DLLs ja C2 toiselle?
kysymykseni on?
1 - Onko ongelma tässä MUX jos kellon lähteistä, joissa erityistä DLL?
2 - josta voit määrittää tyypin pad (BUF, BUFG, ... jne.)
Käytän ISE5.1 ...
Kuin

 

[dll_embed]

Jos käytät VIRTEX II, on kokeilla ja BUFGMUX.Se on suunniteltu MUX kellot.Haluat ehkä vilkaista virtexII lomakkeessa sivulla 30.

terveisin

 

[Vonn]

Valitettavasti Kas usig Spartan II 200K

<img src="http://www.edaboard.com/images/smiles/icon_sad.gif" alt="Surullinen" border="0" />

 

[brmadhukar]

Hei,
Voit käyttää IBUFG ennen DLL ja käyttää 1x tuotosta DLL kuin kellon jotta UCF tiedosto ei anna virhettä
Madhukar

 

[hong_vito]

käyttää DLL