Miten vertailla laitteiston monimutkaisuuden kahden digitaalisen järjestelmän?

[msp4u4ever]

Hei kaikki, minulla järjestelmä toteuttaa kahdella eri tavalla (käyttäen verilog). Miten voin verrata laitteiston monimutkaisuus sekä malleja? Onko mahdollista verrata laitteiston monimutkaisuus yhdistelemällä molempia malleja käyttäen yhden solun (2-input-portin jne)? Näin tiedämme yhteensä porttiluku sekä malleja? Miten voimme tehdä, että Synopsys Design-kääntäjä? Jos tämä ei ole tapa, miten voimme vertailla laitteiston monimutkaisuus?

 

[rca]

Voisit koota sekä koodin ja laskea porttiluku vastaava alue jaettuna nand2 alue.

 

[msp4u4ever]

@ Rca kiitos vastauksesta .. Mutta entä vaikutuksista muiden portit? Tarkoitan, jos synteesi tehdään vain käyttää nand2 portit, että olisi hyvä toimenpide. Mutta synteesi suoritetaan käyttäen muita portit ja (nand2 n, OR3 n jne). Olen newbie, korjaa jos olen väärässä. Kuinka voimme kertoa muotoilun kääntäjä käyttää vain nand2 n syntetisoida suunnittelumme?

 

[rca]

Olen aina verrata muotoilu porttiluku, koska NAND 2-tulo ja asema 1 on peruselementti, yleensä optimoitu tätä teknologiaa. Olen jo nähnyt joitakin std solujen vapautta tiedosto ilman todellista tietoa alueesta, mutta portti annos.

 

[msp4u4ever]

@ Rca kiitos .. Mutta varmasti ei ole selvitetty. [COLOR = "hopea"] --- Päivitetty --- [/COLOR] @ rca kiitos .. Mutta varmasti ei ole selvitetty.

 

[erikl]

Mutta entä vaikutuksista muiden portit? ... Mutta synteesi suoritetaan käyttäen muita portit ja (nand2 n, OR3 n jne).

Tuo on ihan ok. Saat määrä kaikkien yksittäisten porttien käytetty, ja tietäisit siellä koko. Joten yhteen kaikki portit "kokoa ja vertaa. Jos yleinen lausunnon monimutkaisuudesta, voit laskea uudelleen NAND2 porttiluku jakamalla alueilla NAND2 portin alueella.

 

[rca]

No, jos koota molemmat tunnukset samalla Std solu kirjastoihin voit vertailla kahta eri mallia. Me ususally käytetty porttiluku verrata kahta teknologiaa. Jos haluat paremman tuloksen, paikka ja reitti helpottaa tätä, kun haluat tavoittaa mahdollisimman std solutiheyttä.

 

[msp4u4ever]

Kiitos paljon rca ja erikl .. kokeilla sitä ..