Miten voin vähentää Power

S

shelkerahul

Guest
Hei,

Kuten backend suunnittelija, miten voin pienentää Power & IR pudota?(En halua tehdä muutoksia koodiin.)

Kiitos etukäteen

Käyttäjä Rahul

 
Voit käyttää valtaa synteesiä vähentää valtaa.Ja teho synteesi löydät osoitteesta Synopsys synteesi työkaluja, mutta sinun on valta synteesi lisenssi.

 
Hi stormwolfKiitos ehdotuksesta, mutta ongelmana on, I am using MAGMA.
Voitko antaa yleinen ajatus, joka ei liity mitään työkalua.

Kiitos

Käyttäjä Rahul

 
Power kääntäjän Synopsys optimoi virrankulutuksen, mutta voi muuttaa ajoitusta, BTW, sinun on varmistettava kaikilla suunnittelun jälkeen optimointi.
Jos et halua muuttaa netlist, ainoa asia, jonka voit tehdä tekee hyvää floorplanning ja vähentää vaijerin pituus tiedot riippuu lohkojen niin paljon kuin mahdollista vähentää IR tippaa.Mutta en ole varma, että se vähentää virrankulutusta.

 
Olemassa tekniikoita, kuten kellon gating ... jotka ovat erittäin tehokkaasti vähentää virrankulutusta.Myös pienentää käyttö linja ne karju valtaa.Sinun DFT voi saada monimutkainen, jos käytät kellon gatting.

 
Jos et halua muuttaa koodeja, ehkä sinun täytyy viitata keinoista vähentää valtaa.
Tässä on asiakirja noin clock_gating, voit lukea ja nähdä, miten työkalua käytetään vähentämään valtaa.
Toivottavasti se auttaa sinua.
Olen myös käyttää Magma, siellä on myös työkaluja Magma vähentää valtaa.
Anteeksi, mutta sinun täytyy kirjautua nähdäksesi tämän liitteen

 
On olemassa monia tapoja vähentää virtahukka:
(1) järjestelmällinen mieltä: syy, tämä ei ole huolta, kuten eri algoritmia ja eri arkkitehtuuri
(2) piiri / Logic Design kuten kellon gating ja hyvä Mikronesian koodaus tyylejä vähentää siirtymäkauden määrä piirin solmujen
(3) suorituskyvyn huomioon, kuten matalien taajuuksien / Low Voltage, lue seuraavalla kaavalla: P = Σαcvf * f
(4) techonological ja laite otetaan esimerkiksi kahden raja-arvon laitteet: alhainen trheshold laitteet applided on erittäin suorituskykyinen piirien ja korkea trheshold laitteita käytetään alhaisen suorituskyvyn piirit
(5) floorplan mieltä, kuten maailmanlaajuinen langan pituus vähentää siten vähentää lois vastarinnan ja kapasitanssin
(6) P & R strategia mieltä, kuten ajoitukseen perustuva strategia tai pinta-alaan perustuva strategia
-
 
voit laittaa logiikan sekä minimoida yhteen langan pituus,

Näin lanka kapasitanssi pienenee.
shelkerahul kirjoitti:

Hei,Kuten backend suunnittelija, miten voin pienentää Power & IR pudota?
(En halua tehdä muutoksia koodiin.)Kiitos etukäteenKäyttäjä Rahul
 

Welcome to EDABoard.com

Sponsor

Back
Top