muutama Sigma Delta design kysymyksiä ...

[vrs007]

Minulla on simuloitu 3. Jotta CT Sigma Delta ADC Simulink ... nyt haluan rakentaa sen poljento käyttäen haamu ..0.3u tekniikka
Tärkeimmät lohkot ovat:
1) Integrator, jonka aion käyttää RC-aktiivinen OPAMP IntegraattoriNyt, miten minun pitäisi edetä sen silmälasit? Voitto, kaistanleveys jne.2) Quantizer ... Minulla ei ole aavistustakaan n. tätä ... kaikki quantizer CKT on hyödyllistä3) Adder lohkojen ... Shud Olen käyttänyt joitakin digitaalisen kesällä tai mennä OPAMP adder

...I am currently working on it rt now...

4) DAC ... Haluan käyttää NRZ DAC ... kukaan voi tarjota hyvän CKT
... olen parhaillaan sitä RT nyt ...

Kiitos ... apua wud olla suuresti arvostaa

 

[lavitaebelle]

1.The ensimmäinen integraattorina on tärkein Block.Yhtenäisyys saada taajuus diskreettiaikainen sigma-delta-mod on oltava vähintään 3-4 kertaa Kytkentätaajuus.
2.Vertailuryhmässä toimii 1 bit quantizer.
3.Integraattori virtuaalinen perusteella solmu voidaan hyödyntää summana.Palaute vastus tuotantokustannuksista tekee kesän.
4.On 1-bittinen quantized tuotos, helpoin tapa on vaihtaa palautetta jännite Vref ja-Vref kuin lukkiutuneet vertailuryhmässä lähtö kytkee.(Tuotos vertailukohta on lukitussa).

 

[vrs007]

lavitaebelle kirjoitti:

1.The ensimmäinen integraattorina on tärkein Block.
Yhtenäisyys saada taajuus diskreettiaikainen sigma-delta-mod on oltava vähintään 3-4 kertaa Kytkentätaajuus.

2.
Vertailuryhmässä toimii 1 bit quantizer.

3.
Integraattori virtuaalinen perusteella solmu voidaan hyödyntää summana.
Palaute vastus tuotantokustannuksista tekee kesän.

4.
On 1-bittinen quantized tuotos, helpoin tapa on vaihtaa palautetta jännite Vref ja-Vref kuin lukkiutuneet vertailuryhmässä lähtö kytkee.
(Tuotos vertailukohta on lukitussa).

 

[lavitaebelle]

I ylennetään nähdä post kunnolla.Hoitanut DT modulaattori.Yhtäjaksoisesti aikaa modulaattori, integraattorin kaistanleveys on paljon pienempi, noin 0,7-1,3 kertaa näytteenottotaajuus.Joten sinun UGfreq noin 640 MHz.
Yksinkertaisin 4-bittinen quantizer olisi 4-bittinen Flash ADC.
Palaute DAC on huolellisesti suunniteltu CT-modulaattori.DAC vastaus on osa silmukan suodattimen vaste.Tarvitset 4-bittinen DAC sijaan yhden bitin DAC.
There's a nice kirjan juuri julkaissut Euroopan Solid State Circuits Conference, jossa puhutaan monia vähän quantizer CT sigma-delta ADC.
S. Pavan, N. Krishnapura, R. Pandarinathan, ja P. Sankar, "90 μW 15 bit Σ-Δ digitaalisen äänen'', IEEE Proc.. Euroopan Solid State Circuits Conference, 2007, ss. 198-201.
Haluaisin tietää, jos erikoiskieli hankkia se.

 

[vrs007]

Jälleen kerran kiitos vastauksesta ... I couldnt löytää kirjan ... Jos voisit lähetä se, olen wud olla kiitollinen.

Ok, nyt sanoitte, että sen UGF shud on n. 640MHz ... wat Abt sen Gain-kaistanleveys tuote .. kaistanleveys, voitto jne. ..

Omat tiedot minun simulaatiot ovat:

Keinut on / - 0.2,0.8,1.2 V resp on lähdöt kolmen integraattoreiden ... shudnt Suunnittelen minun opamps näiden tuotannon vaihtelut ... ja Wat n. DC taso FPC tuotos ... shudnt teemme on nolla, jos haluamme, että ottelu järjestelmän tasolla lähtö

Oma /-Vref on /-1.2V

Quantizer on 4-bittinen kuten sanoin

Sain piikin SNR on noin 70dB

Tässä on arkkitehtuuri Olen täytäntöönpanosta ...

[**** http://img150.imageshack.us/img150/2509/thirdorderctko5.th.jpg]