S
sweesw
Guest
Jos otat tutkia tarkasti, mikä on teidän synteesi kirjasto, olet varmasti löytää db muodossa kirjaston tiedostoja, mutta joskus voit myös löytää. Lib filles,
nuo ovat vapauden tiedostomuoto, jota kirjaston kääntäjä tuottaa niitä db-tiedostot .Jos olet lukenut MYYTÄVÄT asiakirja, te tiedätte, että kirjaston kääntäjä voi tuottaa VHDL tiedostoja edustaa kirjaston hyvin.
Mutta miten ne Verilog tiedostoja, joita käytetään tekemään porttiluku tasolla simulointi / todentaminen tulevat?
Ovatko nämä tiedostot käsityönä jonka kirjasto suunnittelijoiden tai voidaan automaattisesti tuottaa vapauden tiedostoja?
Minulle kerrottiin, että Verilog tiedostot ja kirjoitettu ensin ja sitten vaihdetaan (ei ilman eri toimenpiteitä) vapauden tiedostoja.Mutta I dont sitä mieltä, jokainen tietää totuuden?
Ole hyvä ja hieman selventää sitä!
nuo ovat vapauden tiedostomuoto, jota kirjaston kääntäjä tuottaa niitä db-tiedostot .Jos olet lukenut MYYTÄVÄT asiakirja, te tiedätte, että kirjaston kääntäjä voi tuottaa VHDL tiedostoja edustaa kirjaston hyvin.
Mutta miten ne Verilog tiedostoja, joita käytetään tekemään porttiluku tasolla simulointi / todentaminen tulevat?
Ovatko nämä tiedostot käsityönä jonka kirjasto suunnittelijoiden tai voidaan automaattisesti tuottaa vapauden tiedostoja?
Minulle kerrottiin, että Verilog tiedostot ja kirjoitettu ensin ja sitten vaihdetaan (ei ilman eri toimenpiteitä) vapauden tiedostoja.Mutta I dont sitä mieltä, jokainen tietää totuuden?
Ole hyvä ja hieman selventää sitä!