OFFXP Pre-Sim käyttäen Synplify ASIC-ja ModelSim?

[Goodman]

Hei,

Kuka voi kertoa minulle, kuinka tehdä se?
Ota minulle yksityiskohtaisesti menetelmä ......

please ...

Have a nice day!

<img src="http://www.edaboard.com/images/smiles/icon_wink.gif" alt="Wink" border="0" />

 

[Realtek]

Digital Design "PreSim"
tarkoittaa porttiluku tasolla ilman todella wireload
joten jos olet jo suorittanut RTL simulointi (ModelSim tai Debussy)
sinun tarvitsee jonkinlaista synteesiä EDA-työkalut (kuten Synopsys DC) ja liitä mukaan valimo solu kirjasto
jälkeen synteesi, saat porttiluku tasolla Verilog tiedosto kirjastoon viivästys (setup, pidä ...)
Äänestä tätä kuvaa teidän RTL simulointi mallia korvata alkuperäisen RTL Koodi
tähän on se, mitä me kutsumme "PreSim"
niin se on sama kuin teitte RTL Simulation.