Ohje luoda skaalautuva ISDN V.110 korko mukauttamisen ydin

H

helterskelter

Guest
Hei,
rate adaption core.

Olen yrittänyt löytää tietoa siitä, miten luoda skaalautuva V.110
korko mukauttamisen ydin.

Ennen kuin voin aloittaa luomaan tämän tuoreesta Olin utelias näkemään, jos joku on tehnyt anthing samanlainen?En halua luoda pyörän!

Onko kukaan tiedä, että yritys, joka myy tällaisia ydin?

Onko kukaan tehnyt tätä ennen ja ne ovat valmiit jakamaan?

Onko kukaan tiedä yhtään puolijohdetuotteiden manufactuer joka tekee monen sataman korko sovitin chips?

Olen tutkinut luomiseen minun slef ja olen melko varma, että I'll tarvitsemme FIFO / RAM, valtion koneet, baudinopeus generaattorit jne. Se on kahden suunnan ja kytkettävä että eri hinnat.Tarvitsen nyt käsitys V.110 pöytäkirja, jotta voin alkaa rakentaa tarvittavat valtion koneita.

Esimerkki.(Sarja-laite) 9K6 => 64K (ISDN)(sarja-laite) 9K6 <= 64K (ISDN)Kun se voi tehdä näin I'll varmista, että se toimii kaikkien muiden vaadittujen hinnat.

Kaikki apu, voit antaa olisivat tervetulleita.

Oh, I'll käyttää VHDL joka @ ltera laite todennäköisesti pyörremyrskyn FPGA.

Kiitos

Helter.

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Hymyillä" border="0" />
 

Welcome to EDABoard.com

Sponsor

Back
Top