[ohje] miten tehdä rajoitteen mux tai Gated kellon DC?

[xigu]

Tarvitsen synteesi hankkeen joidenkin portilla tai mux kello,
esimerkiksi:

clk1 = clk1_en & clk_tx;
/ / clk_en1 tulee muista kellon domain: clk_pci
clk2 = valtio?clk_pci: clk_rx;

miten asettaa rajoitus?
Yritän käyttää set_case_analysis
tai create_generated_clock, mutta ei asetettu oikein.

kiitos