on valtaa Compiler tarvitaan?

[cnspy]

Minun suunnittelussa.Useimmat moduulit ovat GATED vuorokauden suunnittelu, luulette POWER Compiler tarvitaan minun suunnittelu säästää virtaa?Kiitos jo etukäteen.

 

[wadaye]

Hi cnspy:

Power kääntäjä ei ole ainoa GATED kellon, voit käyttää sitä jonkin

muu käyttö säästää virtaa.Voit käyttää valtaa kääntäjä tehdä RTL

Power arviointi, Gate tasolla Power analysointi ja optimointi, Vuoto

Power optimointi.

wang1

 

[eda_wiz]

cnspy kirjoitti:

Minun suunnittelussa.
Useimmat moduulit ovat GATED vuorokauden suunnittelu, luulette POWER Compiler tarvitaan minun suunnittelu säästää virtaa?Kiitos jo etukäteen.

 

[cnspy]

Omassa kirjastossa, se on GATED_CLK solun.DC on Multi-Vt ominaisuuksia.Olemme käyttää sitä.

En ole varma, mitä valtaa kääntäjä tehdä NETLIST optimointiehdotuksen

 

[heartfree]

Kyllä, kuten sanoitte, monen vt env, teho kääntäjä voi muuttaa alhainen vt solun korkean vt solujen paremmin vuodon valtaa.Joka tapauksessa, se ei vaikuta ajoitus.

 

[heartfree]

whizkid kirjoitti:cnspy kirjoitti:

Minun suunnittelussa.
Useimmat moduulit ovat GATED vuorokauden suunnittelu, luulette POWER Compiler tarvitaan minun suunnittelu säästää virtaa?Kiitos jo etukäteen.

 

[visualart]

Mielestäni u on design kaikki kelloa vain yhden kellon,
kellon muiden moduuli tulee siitä, ja yksi moduuli vain yhden kellon