ongelma post-simulointi

G

gonewithstone

Guest
Tapaan ongelma ajettavat post-simulointi.On netlist, solu satama RXADCLK on yhteyden signaalin \ uSub/uIo/uSerdesRx0/RXADCLK, kuten alla näkyy:
HSR \ uSub/uIo/uSerdesRx0/HC (
. RXADCLK (\ uSub/uIo/uSerdesRx0/RXADCLK),
...................
)
Mukaan kuitenkin post-simulaatio aaltoa, siellä 2.2ns välinen viive RXADCLK ja \ uSub/uIo/uSerdesRx0/RXADCLK.Vuonna sdf tiedosto, ei ole rajoittaa varten RXADCLK ja \ uSub/uIo/uSerdesRx0/RXADCLK.Uskon RXADCLK ja \ uSub/uIo/uSerdesRx0/RXADCLK pitäisi muuttaa samanaikaisesti, koska suoran yhteyden suhteen, joten Cann't syyn selittää 2.2ns aikataulusta myöhässä.Kuka tahansa voi auttaa minua?

 
voit liittää osaksi ur sdf tiedoston tämän solun ja yhteenliittämisen annos.

viive on välisen yhteyden (reititys viive).Kotona ur SDF tiedosto Etsi tämän signaalin hieracy saat sen.

 
Kiitos vastauksesta!Minulla syyn, kun yritän korjata SDF varoituksen compile.log.En ma uudempi tehdä post-simulointi, mielestäni on tärkeää keskittyä SDF varoitus tiedot simulointiin, kun debug.

 

Welcome to EDABoard.com

Sponsor

Back
Top