Ongelma segmentointi käytettäessä VCS

[shweta_vlsi]

Hei kaikki, Im käyttäen VCS minun simulointi, kun kääntää muotoilu VCS Se antaa segmentointi vika. Im käyttäen VCS2006 vuonna RHEL3. Käytän komentoja $ VCS-debug file.v

 

[bigrice911]

$ VCS-debug-f file.v jos file.v on verilog tiedostoluettelossa, sinun täytyy käyttää "-f" kertoa VCS haluat kääntää sen sijaan pitää sitä verilog tiedosto.

 

[shweta_vlsi]

Hei bigrice911, thansks U vastauksen, Im yrittämällä kääntää vain verilog tiedostoa ei luetteloon verilog tiedostoja.

 

[aji_vlsi]

[Quote = shweta_vlsi] Hei kaikki, Im käyttäen VCS minun simulointi, kun kääntää muotoilu VCS Se antaa segmentointi vika. Im käyttäen VCS2006 vuonna RHEL3. Käytän komentoja $ VCS-debug file.v [/quote] Clear viasta työkalu, kokeilla myöhemmin / viimeisin versio. Else lähettää testata asian vcs_support synops ... Toimiiko se ilman-debug lippu? Ajeetha, CVC www.noveldv.com