Onko Netlist kuuluu Verilog-?

[kamesh419]

Dear all,

Olen suunnittelu (lisäominaisuus lohko VerilogA Block).Kun yritän jäljitellä minun muotoilu peikko se tuottaa netlist tiedoston nimeltä "netlist" ja 2 muita tiedostoja kutsutaan "netlistHeader" ja "netlistFooter".Mitä Mietin siitä on se "netlist" myös minun täyden suunnittelu (joka on lisäominaisuus lohko VerilogA block) tai se sisältää vain minun Adder estää.ja minun täytyy tehdä "cat komento" saan lopullisen netlist.

kun olen tarkistanut minun "netlistFooter" tiedosto on ahdl_include minun VerilogA tiedostoon.

Thanks and Regards,
Kamesh.

 

[Hughes]

Miksi ei avata "netlist" tiedosto katsomaan?

 

[skal81]

Mielestäni "netlist" tiedosto on ketjutus on "netlisHeader" ja "netlistFooter".Joten sinun pitäisi löytää samat sisällyttää lopulliseen netlist.Verilog on refenced kuin subcircuit on peikko.