OP asettumisaika

A

aidenbu

Guest
Olen suunnittelussa putken ADC.Näytteen ja Hold piiri, kuinka voin simuloida OP käyttää sitä ja saada asettumisaika?Minulla on vain Unity Gain Bandwidth ja vaihe marginaali.En ole aivan varma, että jos se voi pitää ratkaista riittävästi aikaa.

 
Lisäksi kaistanleveys, FPC jossa aika liittyy surmasi luku sinänsä.Ehdotan, että teet transcient analyysi.

 
Kiitos paljon!
Omat op asettumisaika on 4ns.Oma yhtenäisyys saada kaistanleveys on 650MHz.Oma kuorma korkki on 2.5pf.Lähtövirta on 1.2mA.En ole varma, jos UGB ja lähtövirta voi täyttää asettumisaika tai ei.Voitko antaa minulle neuvoja?

 
En vain tiedä se liittyy pieni Signal Analysis, määritetään
sijainti navat ja nollat pieni signaalin equitment piiri.
En tiedä, miten putken ADC työtä.

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Hymyillä" border="0" />Ehkä lähtövirta liittyy suuri signaalin analyysiin.
hehe

 
OP asettumisaika liittyy kaistanleveys ja surmasi korko.
Jos op kaistanleveys on 650MHz, sinun op asettumisaika voidaan 7.5ns on 10.5ns vuonna transcient analyysiin.

 
Jotta askelvaste, ratkaiseminen on kaksi vaihetta: kääntörakenteeseen vaiheen ja riitojen vaiheessa.
Slew-korko voi riippua joko sisäistä kääntörakenteeseen nykyisen, tai ulkoisen kuorman ajo-ominaisuuksia.
Settling vaihe riippuu sekä voitto-kaistanleveys tuotteen ja vaihe marginaali (eräänlainen toisiinsa).On vaihe marginaali 50-60 hyvästä ratkaisemiseksi.Lisäksi läsnäolo napa-nolla doublets ennen yhtenäisyyden voitto taajuus voi heikentää vakavasti asettumisaika (oudosta aikana AC-analyysi).Joten ei ohimenevä analyysin ensimmäinen, ja tarkistaa, jos sen hidasta ollenkaan tai riitojen vaiheessa.Tämän pitäisi rajata ongelman.

 
Kiitos teille kaikille kovasti!Olen vilpittömästi arvostan analyysi ja neuvoo minun ongelma.
Miten voin tehdä tällaista transistant analyysi OP.Miten voin tarkistaa op: n askelvaste?Olen lukenut joitakin paperia.Ne osoittavat joidenkin transistant tuloksia siitä, OP: n transistant askelvaste ja asettumisaika, kuten pulssilähtö toimenpideohjelman.En tiedä, mihin piiri minun tarvitse liittää OP ja voi saada askelvaste ja transistant analyysi.Voiko kavereita antaa minulle neuvoja?

 
Olettaen ratkaista erro on ε, niin asettumisaika on

ε = exp (-t / k)

K: palaute tekijä UGB;

Joten, ensin on selvitettävä, kuinka monta bittiä jokaisessa vaiheessa on sinusta putken ADC.

Ja tietää ε.

Tämän jälkeen harkita palaute tekijä näytteen vaiheessa saada UGB (S);

Ja harkita palaute tekijä reiän vaiheessa saada UGB (H);

Tämän jälkeen voit määrittää UGB = max (UGB (S), UGB (H)).

Ehkä, Slew-Rate rajoittaa THD, mutta kun UGB on lisääntynyt, Slew-Rate voidaan lisätä välin.

Harkitse, mikä on sinun tärkein parametri noin SNR tai SNDR, voit parantaa Slew-korko tai UGB.

 
jiangwp, mitä sanoitte, on erittäin hyvä, on olemassa joitakin materiaaleja voit antaa meille?

 
Razavi n BK on hyvä kuvaus siitä surmasi korko ja asettumisaika.

 
jos se on mahdollista u plz lennättää tiedot koskevat nopeutta ja päätöslauselman ur näytteen alhaalla Ex.Jos nopeus on 20MSPS ja päätöslauselma on 4 bittinen sitten min ratkaisemiseksi tarvittava aika FPC olisi alle 12.5ns.

 

Welcome to EDABoard.com

Sponsor

Back
Top