Parasitics (Induktanssi ja kapasitanssi)

W

wchu01

Guest
Käytän Cadence Virtuoso työskentelee jakajaa saavuttaa jako suhde 2402-2480 ja 2,4 GHz signaalin.

Sain useita eri jakaja lohkoja, jotka halusin liittää enintään kuitenkin tajusin, että monta kertaa, aikaisemmat vaiheet eivät voi ajaa vaiheittain.

Tämä saa minut ihmettelemään seuraavaa:

1.Miten tuloimpedanssi ja Lähtöimpedanssi ja estää uuttaa?

Se johtuu siitä, jos 2 impedanssit voidaan määrittää, niin ajo-ongelma voitaisiin yksinkertaistaa, että antaa riittävästi nykyisen periä capacitative kuormaa.

Kiitos.

 
Voidaan laskea theoritically I / P ja op impedanssi
Käytännössä u toimi summavirralla vedetty O / P solmun sitten Vsupply / summavirralla antaa Lähtöimpedanssi ja u voivat vastaavasti toimenpide impedanssi sekä

 
Olen viime aikoina suunnitellut jaa 32 ketjun perusteella vyörytetään jakaa-by-2 vaiheessa ... ja ei ole impedanssi yhteensopimattomuus kysymyksiä.

Sinun tulisi varmistaa jokaisessa vaiheessa on tarpeeksi lähtöjännite keinu ajaa seuraavaan vaiheeseen ja jos portin jännite (bias) ja ajo-transistorit ovat oikein (jos tuotanto tasajännite edellisen vaiheen käytetään suoraan).

Minulla oli ongelmia sen kanssa, koska tuotanto tasajännite yhden vaiheessa ei ollut oikea painottaminen seuraavaan vaiheeseen ja edellyttää joitakin muutoksia ongelman ratkaisemiseksi.

 
haadi20 - Jakaminen 32 johon oli suunniteltu voisin tietää rakenteeseen, koska minulla on tunne, että käytät SCL.

 
Kyllä, thats oikein.Käytän SCL topologian varten jakajaa.

 
Varten SCL, kai haluan uskoa, että analoginen menetelmä olisi hienoa, jos käytetään analysoida piiri eli tutkia tulo parasitics.Kuitenkin TSPC tai Pseudo-NMOS, se on melko vaikeaa.

Esimerkiksi minun ensimmäinen 2 TFF, se on Pseudo-NMOS antaa Jakaminen 4 ja jonka jälkeen olen TSPC antaa toiselle Jaa-By-4.Lets aio miksi topologioita on valittu.Välillä minun Pseudo-NMOS ja TSPC, on melko vaikea optimoida kuin se haluaisi olla pienitehoisia kuitenkin jolla maksat oman lasku nykyisestä asemasta, joka johtaa kyvyttömyyteen ajaa TSPC.

Aikana optimointiehdotuksen, minun Pseudo-NMOS.Tajusin että olen melko karhennetun kuinka voisin poimia lastaus TSPC on Pseudo-NMOS niin kun yritän optimoida ensimmäinen 2 TFF, haluaisin tietää, kuinka pieni leveys voin mennä.

Tämä oli miten kysymykseni syntyi.
[/ img]
Anteeksi, mutta sinun täytyy kirjautua nähdäksesi tämän liitteen

 

Welcome to EDABoard.com

Sponsor

Back
Top