pisoiu, COME 2 C minun ongelmani.

[llrry]

Näin tapahtui äskettäin olin vaivautunut jonka tietojen hankinnan ongelma.
Minulla on järjestelmän perusta yhdelle DSP.
ja yksi FPGA toteuttaa 4 PWM kanava ja ADC valvojalle.
Voit testata ADC ohjain, voin käyttää 1 PWM kanava tuottaa sinwave
ja voimassa tuloste ADC input, ja teholla readed tietoja toiseen PWM kanava havaita.
Tietojen vaihto valvoo DSP kautta FPGA.
Minun ongelmani on hyvin outoa.
joskus ei ole ongelma, mutta joskus tuotos sisältää useita virheitä.
Virhe ei ole verrattavissa näytteenotto melu, vertaa PWM lähde-ja kohdekielen tuotos:
noudattaa hyvin -> pysäkki seuraa ja pidä / tai hypätä ja pidä melko pitkään -> ja uudestaan.
Mutta jos yksinkertaisesti muuttaa DSP toiminta kellon,
en koskaan katso ongelma
tapahtuu. (En ole varma, että se katoaa, mutta todennäköisyys on huomattavasti pienempi).

MITEN mieltä olette minun ongelmani?

 

[pisoiu]

No, ongelma on todella outoa.Yksi teoria että pidän sanoo: Jos korkean suorituskyvyn järjestelmä tuottaa samat tulokset (oikein tai väärin, ei väliä) ajetaan kanssa samaa syötettävät muuttujat, riippumatta siitä, kuinka usein prosessin niitä muuttujia, se tarkoittaa, että ohjelmisto sen sisällä on jotenkin ok.Jos tulokset ovat hyviä tai huonoja, that's ohjelmoija vika.Mutta jos järjestelmä käyttäytyä outoja ja tuottavat kaoottinen tuloksia peräkkäisen prosesseja kuin tarkistaa PCB.Kuvattu menettely teidän näyttävät ok, mutta lemme kysyä teiltä som ":
Tällainen järjestelmä, kuten sinun definetely on sekoitekangas Analog-Digital Design.Kaksi syitä voi olla olemassa.
1.tarkistaa joitakin yksityiskohtaisia tietoja pcb: erilliset analogiset ja digitaaliset teho lentokoneet eivät reitti analogisten signaalien yli digitaalisen lentokoneet ja päinvastoin, purkaa ja jokainen digitaalinen IC kanssa kondensaattorit itsesulkeutuvat resonanssipiirejä usein paljon suurempi kuin polvi taajuus, route GND ja vcc nastat IC suoraan valtaan lentokoneet, ei pitkiä ja ohuita jälkiä,
älä käytä VIAS arkaluonteisesta signaaleja, kuten näytteenotto-kello.
2.Tarkista routing sisällä FPGA.Jos ongelma häviää, kun alentava taajuus, sinulla voi olla tiukka ehto sisällä FPGA algorythm, jonnekin ehkä jää setup / pidä aika tulosignaalin.

Myös,
omalla kuvaus, ymmärsin, että olet lisännyt synti signaali saatu PWM.Tästä mielestäni käytät keskuksesta PWM analogiseksi.Miten tämä piiri virtansa?Digitaalisen teho tai analogisesta?Toivon, että et saa yhteyttä digitaalisen kentällä ja analogiset kentällä vastaavasti digitaalisen vcc ja analogiset vcc useammassa kuin yhdessä kohdassa.
No, toivottavasti tämä auttaa ... lemme tiedä.

 

[llrry]

hi, pisoiu:
Paljon kiitoksia oppaasi.
Ensinnäkin, en ole harkitsee layout ongelma.Mutta luultavasti olet
oikeus, se tulee epäasianmukaiselle koskevat digitaalinen / analoginen virta ja kentällä.
PCB artworker ei ole kokenut yksi.
Mutta toivon, että se ei ole, että huono, koska minun on layout vielä kerran ennen kuin voin ratkaista tämän ongelman.Ja nyt en voi paikantaa ongelman kohta tarkalleen PCB.
Oma ADC ulkoinen AD7072, ja työ on 8Mhz kellon ja 90Khz näytteenotto frequncy.
Ja PWM harjoittaja frequncy on 180Khz, VS yksi tuotti sinwave @ 350hz.
I käyttää OP-AMP muuntaa PWM ourput analogiseksi.

The FPGA toiminta kello 16Mhz sekä minun DSP.Ja riippumatta siitä, onko suurempi tai pienempi kello, ongelma ei exsist niin kauan kuin olen Kello FPGA-ja DSP on yhtä paljon (mutta eri lähteestä - Tarkoitan oscillator).

Tämä hämmästyttävä asia on, jos vaihdan DSP työskentelee kellon 10M tai 25m.
mutta ne ovat edelleen FPGA työskentelee 16M, olen koskaan näe ongelmaa.

Mielestäni ainoa Check Point on DSP lukea ohjeita.Luetut kohta muuttuu, kun tärkeimmät kello muutoksia.

Enkä ymmärrä, erittäin paljon, että on väärä valtiot voivat kestää
1MS tai enemmän,
se tarkoittaa, että peräkkäisen 80 näytteet ovat väärässä.
Pelkään, että ADC menee lepotilaan vuoksi joitakin Tuntematon syy.Mutta vaikka se meni nukkumaan, se olisi waked välittömästi ennen seuraavaa näytteenottoajalta.

Nykyään olen vaivautunut kanssa toisessa projektissa.En siis voi keskittyä ongelma päiviä.Mutta aion takaisin sen ratkaisemiseksi pian.

Itse asiassa, minulla ei ole paljon kokemusta suurten nopeuksien signaalinkäsittelyä.Enkä ymmärtää, kuinka paljon se voi olla huono minun design.Mutta silti aion pitää neuvontajärjestelmien mieleni.

On vaikea näyttämään täsmälleen minun tilannetta näistä toimista.Mutta haluaisin näyttää kokemusta kerran I ratkaista minun ongelmani.

Erittäin paljon kiitoksia jälleen ja on mukava päivä.