porttiluku tasolla simualtion

[abhineet22]

Hei

tehdä jokin on jonkin verran materiaalia porttiluku tasolla simulointi?

tai linkkiä jossa i voi viitata ..

tai jos noin voi selittää, se olisi hienoa.

terveisin
Abhineet

 

[pilu.sandeep]

Hi Abhineet,

Gate tasolla simulointi ei ole kovin paljon erilainen kuin RTL simulointi.Incase on RTL simulointi sinulle antaa käyttäytymistieteellisen RTL kun vuonna GLS joudut antamaan syntesoiduista netlist.Ja lisäksi meillä on tarjota kirjasto, jossa kaikki solun modules on määritelty.Simulaatio vie paljon pitempään kuin RTL simulointi.

Seuraava, jos haluat säätää viiveitä (. Sdf), voit tehdä tämän vain lisäämällä joitakin valitsimia.Saat modelsim - questa, voit käyttää valitsimia-sdftyp-sdfmin-sdfmax yhdessä Vlog komentoriviksi tyypillisistä min ja max kulmat vastaavasti.Ja ncverilog voit tehdä tämän käyttämällä kytkin-sdf_file ja $ sdf_annotator ()-järjestelmän tehtävä.

Hope näistä tiedoista on apua sinulle.

Sandeep