Problem with Design Compiler Tetramax

  • Thread starter valtionasiamies Danilo
  • Start date
V

valtionasiamies Danilo

Guest
Hei

Olen Mada synthesys suunnittelua kääntäjä ja prosessi päättyy ilman virheitä.
Olen tallentanut netlist vuonna verilog muodossa.
Yritän lukea tätä netlist kanssa Tetramax, mutta linja-johdin väittää mahdollisuus tarkistaa epäonnistuu lanka portin.
Virhe

Virhe: Wire Gate (997) ei ole väittää mahdollisuus tarkistaa kuljettajille 994 ja 996.(Z3-1)

Mitään ehdotusta?

Kiitoksia paljon etukäteen

 

Welcome to EDABoard.com

Sponsor

Back
Top