L
Laverne
Guest
Hi all,
Voivatko jotkut tarkista, jos tämä on totta ...
Jotta simulaatio,
sen sijaan, että kirjoitat säännöllisesti testbench voit kirjoittaa psl tiedosto suunnittelua ja käyttöä Modelsim jäljittelemiseen.
Olen hyvin uusi tässä VHDL tavaraa ja ovat tehneet paljon käsittelyssä, mutta vielä sekoittaa
<img src="http://www.edaboard.com/images/smiles/icon_cry.gif" alt="Crying tai Erittäin surullista" border="0" />Jos on totta, niin antakaa yksinkertainen muotoilu psl jotta voin seurata sen läpi.
Thanks in advance
terveisin
Voivatko jotkut tarkista, jos tämä on totta ...
Jotta simulaatio,
sen sijaan, että kirjoitat säännöllisesti testbench voit kirjoittaa psl tiedosto suunnittelua ja käyttöä Modelsim jäljittelemiseen.
Olen hyvin uusi tässä VHDL tavaraa ja ovat tehneet paljon käsittelyssä, mutta vielä sekoittaa
<img src="http://www.edaboard.com/images/smiles/icon_cry.gif" alt="Crying tai Erittäin surullista" border="0" />Jos on totta, niin antakaa yksinkertainen muotoilu psl jotta voin seurata sen läpi.
Thanks in advance
terveisin