reg ei näy aalto muodossa ikkuna QuestaSim 6.2b

[gck]

Kirjoitin seuraavaa ohjelmaa,

moduuli putki (out, in, CLK);
ulostulo pois; reg pois;
panos, CLK;

aina @ (in)
@ (posedge CLK)
ulos <= toista (2) @ (posedge CLK) in;

endmodule

I am using QuestSim 6.2b
Kun koota käyttäen Vlog ja simuloida käyttäen vsim.
Olen yrittänyt lisätä signaaleja aaltomuodon avulla lisätä aaltoja *.
Olen havainnut, että vain signaali "in" ja "CLK" on näkyvissä ja "out" ei ole näkyvissä.
Se ei ole osoitettu Merkkilyhdyissä ikkuna myös.

Olen yrittänyt samaa ohjelmaa Modelsim 6.3c jotkin muut PC, sen toimii hyvin overthere.

Ole hyvä ja auta minua.

Thanks in advance