Salpa perustuvat kello gating ongelma Power Compiler

[yx.yang]

Hei, Ystävät: Tapasin ongelma käytettäessä Synopsys valta kääntäjä tehdä Salpa perustuu kellon gating. Haluan aviod rajat kello verkkotunnuksen tiedot, multi-pyörätie tiedot ja tietojen siru tuloportin ollut tapana tehdä kellon ruiskutus mahdollistavat laskennan. Vaikka teho kääntäjä ei käytä näitä signaali tehdä kellon ruiskutus mahdollistavat laskennan. Koska on paljon näistä asioista minun design, en löydä niitä manaully yksi kerrallaan. Kysymykseni: Onko mitään valtaa kääntäjä commond tai vaihtoehtoja voi saavuttaa tämän? b): Ja kuinka käsitellä näitä kohtaan, kun et kello gating? Oletteko myös näitä asioita tehdä kellon gating avulla lasketaan? Thanks.

 

[paulki]

Hei Yang, uskon vahvasti PowerCompiler varmasti tukee rikkoa rajat kello verkkotunnuksen ja multicycle polku malleja. ). Parempi siirtää Power Compiler käyttöohjeesta tarkka komentorivejä. b). Break Kello Gate polun ja jättää ajoitus tarkistaa ja tehdä STA / Power Analysys. Yritä suorittaa dynaaminen simulointi (GLS) tallentamiseen Power ikkuna ja prosessi back-end päästä tiiviisti Vastaavat Power numerot. -Paulki

 

[yx.yang]

Hei Yang, uskon vahvasti PowerCompiler varmasti tukee rikkoa rajat kello verkkotunnuksen ja multicycle polku malleja. ). Parempi siirtää Power Compiler käyttöohjeesta tarkka komentorivejä. b). Break Kello Gate polun ja jättää ajoitus tarkistaa ja tehdä STA / Power Analysys. Yritä suorittaa dynaaminen simulointi (GLS) tallentamiseen Power ikkuna ja prosessi back-end päästä tiiviisti Vastaavat Power numerot. -Paulki

Hei, paulki: Kiitos vastauksesta. Minusta se, jos käytät salpa-free kello gating, teho kääntäjä rikkoo rajat kellon verkkotunnuksen polun kello ruiskutus mahdollistavat laskennan. Kun taas Salpa-pohjainen kello gating, teho kääntäjä ei tee kyseistä operaatiota. En tiedä miksi. Voisitteko ystävällisesti auttaa antamaan joitakin jotkut DC-komennon ja vaihtoehtoja, joilla voidaan saavuttaa tämän. Thanks.