SOC synteesiä polkuja ei ole

A

ASIC_int

Guest
Vuonna SOC synteesi jos todetaan, että jotkut polut näkyvät ajoitus rikkoo, mitä meidän pitäisi tehdä niille, polut sitten? Mitä relavant design kääntäjä komentoja.
 
Katsokaapa kriittinen polku, johon se on raportointi ja analysoida, miksi se ei ole. Tähän voi olla useita syitä sen epäonnistumisen. Jos se on setup rikkomus, tasojen määrää combo-logiikka voisi olla suurempi teidän kriittinen polku. Siellä voisi olla vialla rajoittava eli joskus mutli-pyörätietä ei ole rajoitettu, ja se analysoidaan yhden kellojakson, se näkyy virheitä. Siellä voisi olla aika saattaa mennä väärin asioita kellon puu sekä siitä, milloin rikkomuksista. Tämä on vain välähdys iso lista ja siellä on useita tekniikoita voittaa ajoitus viloations. I dont on kaikki asiakirjat, joissa kuvataan kaikki tekniikat. Ennen katsomalla komennot suunnittelu kääntäjä, lista alas, mitä halusitte tehdä oman design. Kun sinulla on ne, Just lähettää vaatimus täällä.
 

Welcome to EDABoard.com

Sponsor

Back
Top