B
bciusa
Guest
Hei,
Dallas Perustuen yritys etsii ASIC kokenut Engineers täyttämään tarpeet sen asiakas.Tutustu Job eä alle, ja jos voi laillisesti työtä USA: ssa, käy sivustossa www.brosna.com ja rekisteröidä tietosi meille.Ole hyvä ja lainaan RTP_ASIC vuonna kommentit alalla .... onnea!
BSEE, BSCSE, BSCS > 3 vuotta exp) tai (Ms .. > 1,5 vuotta exp))
taitojaan HDL (hardware kuvaus kieli) koodausta (VHDL, Verilog) digitaalisten ASIC-suunnittelun ja testbench kehitys
taitojaan käyttää standardin ASIC-kehityksen välineitä HDL simulointi (ModelSim suositellaan), tarkastus (SpecMan parempana) ja logiikan synteesi (Synopsys DC)
Knowledgable on ohjannut ja rajoittaa satunnainen testausmenetelmät
Knowledable vuonna tcl / sda ajoitus rajoitus kehityksen toimitetaan kanssa RTL suunnittelu loppupään PrimeTime todentaminen ja ajoitus ajaa P & R
Erittäin knowledgable malliasioissa CPU oheislaitteita kuten DMA lennonjohtajapulaa jäljittämiseksi ja debug laitteiston, ajastimet, keskeyttävät lennonjohtajapulaa rajapintoja, kuten USB-, SPI-, MMC-, SD-, SDIO, CE-ATA, IrDA,
Kokeneet sisällytettäessä ARM9 ja ARM11 perustuu AMBA2, AMBA3 SOCs.
kokemusta koodausstandardien C arviointi-ja testi mikroprosessori-järjestelmiä, jotka voidaan sisällyttää on SOC (system on chip)
knowledgable kysymyksissä vähän valtaa käsimaa elektroniikka
Dallas Perustuen yritys etsii ASIC kokenut Engineers täyttämään tarpeet sen asiakas.Tutustu Job eä alle, ja jos voi laillisesti työtä USA: ssa, käy sivustossa www.brosna.com ja rekisteröidä tietosi meille.Ole hyvä ja lainaan RTP_ASIC vuonna kommentit alalla .... onnea!
BSEE, BSCSE, BSCS > 3 vuotta exp) tai (Ms .. > 1,5 vuotta exp))
taitojaan HDL (hardware kuvaus kieli) koodausta (VHDL, Verilog) digitaalisten ASIC-suunnittelun ja testbench kehitys
taitojaan käyttää standardin ASIC-kehityksen välineitä HDL simulointi (ModelSim suositellaan), tarkastus (SpecMan parempana) ja logiikan synteesi (Synopsys DC)
Knowledgable on ohjannut ja rajoittaa satunnainen testausmenetelmät
Knowledable vuonna tcl / sda ajoitus rajoitus kehityksen toimitetaan kanssa RTL suunnittelu loppupään PrimeTime todentaminen ja ajoitus ajaa P & R
Erittäin knowledgable malliasioissa CPU oheislaitteita kuten DMA lennonjohtajapulaa jäljittämiseksi ja debug laitteiston, ajastimet, keskeyttävät lennonjohtajapulaa rajapintoja, kuten USB-, SPI-, MMC-, SD-, SDIO, CE-ATA, IrDA,
Kokeneet sisällytettäessä ARM9 ja ARM11 perustuu AMBA2, AMBA3 SOCs.
kokemusta koodausstandardien C arviointi-ja testi mikroprosessori-järjestelmiä, jotka voidaan sisällyttää on SOC (system on chip)
knowledgable kysymyksissä vähän valtaa käsimaa elektroniikka