Spartan-3 F-LUT JA G-LUT

[pstar]

Hei kaikki, sillä Spartan-3 Olemme CLB ja sisäkkäin CLB on Luts. Tiedän kaikki sarjaan sisällä jokainen CLB mutta jokaisessa CLB on 8 4-bittisyys Luts. Nämä Luts kutsutaan G-LUT ja F-LUT. Haluan tietää, mitä on sisällä jokainen LUT? sillä kun olen eri suunnittelu kuin AB tai ((ABCD) + (A + B + C + D)) edelleen sama määrä porttien käytön sekä design! Joten haluan tietää, mitä tarkalleen sisällä jokainen LUT? En löytänyt mitään tiedottamisen vuonna Spartan-3 tuotetietoa noin sisällä näitä Luts. Ovatko nämä Luts (Look-Up Table) ovat yksinkertaisesti korttelin muisti sisältää täydellisen taulukon kaikista mahdollinen panos yhdistelmistä tai jotain muuta? Jos joku tietää archtucture näistä Luts kerro minulle. Kiitos Pouya!

 

[yego]

Ei ole mysteeri, siivu. Pick DS099.pdf asiakirja (Spartan-3 FPGA Perhe: Täydellinen esite) päässä Xilinx päällä ja katso sivu nro 11. Ilmeisesti et ole punaista kaikki tärkeät tiedostot Terveisin, yego

 

[Big Boy]

Yhtälö Käännä totuustaulu. Eli LUT on yksinkertaisesti look-up table jotka ottavat panoksia, ja sen mukaan etsiä taulukossa ja lähtö joko 0 tai 1. 4-input LUT on yksinkertaisesti 16x1 ROM-rakenteeseen. Joten, sää käytät yksinkertainen yhtälö kuin AB tai monimutkaisempi Therm (joka käyttää jopa 4 sisääntuloa), sekä käyttää täydellistä LUT. Gates arviointi on hyvin likimääräinen. Ohjelmisto vain laskea, kuinka monta LUT, FF, ... käyttää ja muuntaa tämä määrä portteja. Se ei tarkastella alkuperäisiä yhtälöitä.