summattu vuonna verilog HDL --- kiireellistä

[param]

Hei,
Minun täytyy löytää yhteenvedon järjestyksessä tietoja ...
Esimerkiksi, olen
aina @ (posedge CLK)
aloittaa
jos (cntrl == 1'b0)
aloittaa
reg1 = 16'b0000000000000000;
reg2 = 16'b0000000000000000;
tuote = 16'b0000000000000000;
loppu

muuten
Tuotteiden <= reg1 * reg2;
loppu
anna tuote = 11
22
33
.
.
.

Nyt olen miten löytää summattu tuote!
kuten summa <= 11 22 33 ...

Ennakoiden ur help
terveisin

 

[Gliss]

Säilytä tulos tuotteen rekistereihin (muisti) lisätään sitten on eri vuorokauden aikana.

 

[sree205]

Hei, katso vastaus ja ASIC-suunnittelun menetelmiä.sen ongelman, joka koskee lisäominaisuuksia varten annetaan toteuttamiseen.perusteella ei.bittien panos, että laitteessa on, löytää suurin bittiä tuotos, joka johtaa jos lisätään ja yritä RTL täytäntöönpanon että.