Suuremmat nopeudet design ongelma

[mpatel]

Hei, minulla oli tapana suunnitella FPGA at 125-170 MHz. Nyt kysymys on, jos voin päivittää design tiheämmällä aikavälillä et sano 900 Mhz, millainen kriisi minun pitää käsitellä? Mikä olisi kriittisiä kysymyksiä ja miten voin ratkaista ne?

 

[Yun Lin]

PCB nopeiden IO on kriittinen ja myös IO FPGA on tärkeää.

 

[bulx]

Puhutaan FPGA siru itse, sinun monimutkaisia piirejä (multpltier, iso lisäominaisuuksia, barrrel shifters jne.) eivät täytä ajoitus. Sinulla on löydettävä keino pipelining niitä. On th tiedonantovelvoitteita, sinulla voisi olla vaikeuksia noudattaa tulo ajoituksia (mutta voi olla sinun tiedonantovelvoitteita on ennallaan). Tiedä jos nykyinen FPGA tyynyt voi toteuttaa kellon 900MHz (jälleen kellon voi olla sisäinen) törkeästi, askel tuntuu olevan todella liian valtava saavuttaa vain uusinnassa. -B

 

[snake_eyes]

Olen samaa mieltä BULX, hyppää 100 MHz 900 MHz on lähes mahdotonta pelkästään uusinnassa Koska Silicon Technology on sama tai lähes sama. Icreasing taajuuden että paljon tasolle saattaa vaatia uudelleen suunnittelua jopa jotkut arkkitehtonisen suunnitelman muuttuessa. Saavuttaminen 900MHz on FPGA ei ole kovin helppo tehtävä .. Se vaatii hyvin varovainen arkkitehtuurisuunnittelun järjestelmään.

 

[funster]

sillä FPGA on ohjelmoitava yhteys on hyvin pitkä viive, niin mielestäni et voi käyttää FPGA saavuttaa valtavan nopeasti sanoa 900MHz. Voit kiinnittää huomiota Pohjapiirustukset parantaa edellä mainittu ongelma (laita logiikan lähellä yhdessä voi olla apua). Ystävällisin terveisin [quote = mpatel] Hei, minulla oli tapana suunnitella FPGA at 125-170 MHz. Nyt kysymys on, jos voin päivittää design tiheämmällä aikavälillä et sano 900 Mhz, millainen kriisi minun pitää käsitellä? Mikä olisi kriittisiä kysymyksiä ja miten voin ratkaista ne? [/Quote]