B
boardlanguage
Guest
Olen käyttänyt Altera qu (at) rtus-II 7.1 www-painos syntetisoimiseksi noin harrastus hankkeita.Toivon, että näistä tulee kaupallisesti hyödynnettävissä, mutta minulla on suuri este.
Koska halusin oppia Systemverilog, kirjoitin kaikki RTL Systemverilog 3.1a (vaikka se voi olla downcoverted on Verilog-2001 melko helposti.) QU (at) rtus-II tukee vain tarpeeksi systemverilog se olisi syytä minun aika jopa kirjoittaa RTL tällä tavalla.
Xilinx XST 9.1 ei tue Systemverilog lainkaan.(Olen kuullut Systemverilog synteesi on suunniteltu 10.x release.)
...niin, että tuo kysymykseni "kolmannen osapuolen" FPGA synteesi-tools: Synplicity, Mentor, Synopsys.Tiedän, Synopsys tukee Systemverilog hyvin - olin pitävät niitä "kulta-standardin (toistaiseksi .)...
mutta entä Synplicity?Miten heidän Systemverilog tukea verrattuna muiden valmistajien?
Koska halusin oppia Systemverilog, kirjoitin kaikki RTL Systemverilog 3.1a (vaikka se voi olla downcoverted on Verilog-2001 melko helposti.) QU (at) rtus-II tukee vain tarpeeksi systemverilog se olisi syytä minun aika jopa kirjoittaa RTL tällä tavalla.
Xilinx XST 9.1 ei tue Systemverilog lainkaan.(Olen kuullut Systemverilog synteesi on suunniteltu 10.x release.)
...niin, että tuo kysymykseni "kolmannen osapuolen" FPGA synteesi-tools: Synplicity, Mentor, Synopsys.Tiedän, Synopsys tukee Systemverilog hyvin - olin pitävät niitä "kulta-standardin (toistaiseksi .)...
mutta entä Synplicity?Miten heidän Systemverilog tukea verrattuna muiden valmistajien?