System Level Power optimointi

N

negreponte

Guest
Ehdotan tämän artikkelin, ja haluan teidän mielipiteenne tästä
aihe.

yritä etsiä edellä artikkeli:
System Level Power optimointi tekniikat ja välineet
Luca Benini

 
Onko tämä hänen ACM 2000 artikkelissa?Joka tapauksessa, olettaen, että tämä on se, voimme sanoa:

Se on erittäin voimakas uudelleen artikkeli teho optimointiehdotuksen kaikilla hierarkian mukaan suunnitteluprosessiin.Se on noin 75 sivua hyvin vähän virtaa @ järjestelmätason taustaa.Ei ole kysymys, jos olisi lukenut sitä tai ei.Vain mennä eteenpäin ja lue se.

Luca Benini (yleensä työskentelee lähes korkean tason synteesi Mogul De Micheli, hänen veljensä, ja ihmiset IMEC) pidetään asiantuntija virransäästötilaan design.Ja erityisesti RT-tasolla ja käyttäytymisen tasolla valtaa arviointi SoC-komponenttien (esim. VHDL).On myös erityinen käynnistyksen Euroopassa käyttää tätä tietoa, mutta en ole varma, onko hän itse mukana.

Toisaalta, Yhdysvallat ei ole kovin kiinnostunut virransäästötilaan sulautettu prosessori, mutta vain korkean suorituskyvyn suorittimet.Tutustu joissakin Kaliforniassa ihmisten papereita.Jos et etsi upotettu, Benini: n paperit ovat väärässä paikassa.

the_penetratorŠ

 
http://akebono.stanford.edu/users/nanni/research/sys/syspow_tut00.pdf

kai se sama paperi

 
negreponte,

Näen sinut kotoisin Kreikasta.Kreikka on (hitaasti) kehitetään sulautettujen yhteistyössä muiden KIE-maiden (erityisesti Italia ja Belgia).Joten varmasti voit etsiä sulautettujen / virransäästötilaan.Benini paperit on your stuff.

Teemoja käsitellään kirjassa (t) eivät ole niin helppoa kuin miltä ne näyttävät.Getting alhaisin energian ja riittävä suorituskyky ovat ristiriitaisia!Et kuin joitakin muita asioita, esimerkiksi alentamalla kellotaajuus asiassa annetaan läpäisyä voidaan ylläpitää.Mutta sitten taas tämä jo tapahtuu Pentium-MS, eikö?

the_penetratorŠ

 

Welcome to EDABoard.com

Sponsor

Back
Top