systemverilog väitteitä

K

krishna_1980

Guest
hei

Tiedän perusasiat SV.Minulla on epäilemättä se riitä oppia SV Väittämiä tehdä täydellinen hanke (tarkastaa) tai minun pitäisi oppia koko SV kuten luokkia, rajapintoja, satunnainen rajoituksia ja niin edelleen.

kiitos etukäteen

 
krishna_1980 wrote:

heiTiedän perusasiat SV.
Minulla on epäilemättä se riitä oppia SV Väittämiä tehdä täydellinen hanke (tarkastaa) tai minun pitäisi oppia koko SV kuten luokkia, rajapintoja, satunnainen rajoituksia ja niin edelleen.kiitos etukäteen
 
Hyvä Ajeetha,

Olen ei toimi millään comp.Haluan tietää, onko se mahdollista tarkistaa hankkeen täysin käyttämällä vain SVA'S.

 
Väittämiä olisi käytettävä suhteessa olet RTL koodia.
Oletetaan, sinulla on joitakin puutteita yleisen tarkastuksen.
Jos sinulla on FIFO:
n suunnittelu-, voi olla virheitä, koska ylivuotoa ja underflow
Nämä väitteet on hyödyllistä selvittää, jos tarkka ongelma

 
SVA käytetään ainoastaan hyvin yksinkertaisempia malleja kuin monimutkainen kuin ...Syynä on, että monimutkaisten mallien => valtioiden => lisätietoja simulointi kestää

 
Voiko kukaan u selittää mitä u tarkoittaa tarkastaa RTL ilman testbenches

Olen olettaa tehdä hankkeen avulla SVA

Voiko kukaan luettelo on lukee ennen i startterveisin
natg

 
Voit tehdä täydellinen tarkastus sinulla pitäisi olla täydellinen testipenkkiin ja työllistävät luokan ominaisuuksia sv kuin tarvitaan.Simple duts eivät vaadi jotain luokan vahvistuspyyntöjä.Väittämiä on hyvä tarkastaa pöytäkirjan tyyppihyväksyntätodistuksessa ominaisuuksia.Sisältävät väitteitä teidän DUT koodi ja lisäämällä ne teidän testipenkki helpottaa monimutkaisuus tahansa testi teidän DUT.Käytä väitteitä kuin tarvitaan.Uudelleen, sv väitteet ovat suuria tarkastaa pöytäkirjan (tarvitaan ack jälkeen 3 kello syklin jälkeen req, tarkistaa tämän väite).Kuitenkin käyttää luokkiin ja rajoittaa satunnainen ärsyke on hyvä tapa tarkistaa suunnittelua.SVA on vain väline, joka auttaa vahvistamaan design, eikä sitä pitäisi käyttää yksinään tarkistaa piirroksen.

 
Mielestäni SVA voi auttaa suunnittelijaa tarkistaa sen DUT tehokkaammin, joten perusasetuksen käyttö olisi oppinut!

 

Welcome to EDABoard.com

Sponsor

Back
Top