Tarvitsen ilmaisia työkaluja VHDL

[Altafhal]

Hi friends
Olen uusi Verilog ja tarvitsevat vapaa työkaluja verilog
Sain Malli Sim Student Edition ja myös tutkia sen Aloitus käsikirja mutta kun kääntää koodin se minulle kääntää virheitä.
Tarvitsen muita työkaluja
Kiitos

 

[jituelect]

Ei ole paljon kokemusta Verilog, voivat nämä linkit voivat auttaa sinua
http://www.verilog.net/free.html
http://www.vlsichipdesign.com/free_verilog_simulator_download.html
http://www.icarus.com/eda/verilog/

Tämä on kaikki opensource

<img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="Erittäin Happy" border="0" />

 

[pini_1]

Käytän Icarus lähes kaikki minun hankkeita.Vahvasti suositeltavaa käyttää sitä.

Minun sivusto (http://bknpk.no-ip.biz) on paljon vapaata koodia ja esimerkkejä komentosarjan avulla Icarus.

Esimerkiksi:
Seuraavassa on pieni suunnittelu FIFO, joka on rakennettu Flip-Flop laitteita.Löysin suunnittelun osa, jossa Webissä, Fixed some bugs, loi testipenkkiin testata sitä ja Perl script automatisoida testausta.Tämä sivusto osoittaa kaikki kolme.

http://bknpk.no-ip.biz/MiscellaneousHW/regFIFO.html